[發明專利]集成電路裝置及其三維扇出結構和制造方法

有效

• 申請號: 201610163609.X
• 申請日: 2016-01-12
• 公開（公告）號: CN106960799B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 高偉;龔志偉;葉德洪
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/488;H01L23/52;H01L23/31
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

制造用于集成電路裝置的3D扇出結構的方法，包括：提供襯底載體，其具有相對的第一和第二表面，以及在第一和第二表面之間延伸的孔。將第一半導體管芯接合至襯底載體的第一表面，使得第一管芯覆蓋襯底載體的孔。將封裝劑和第二管芯沉積放置在襯底載體的孔內，使得第二管芯的有效表面暴露并且與襯底載體的第二表面共面。隨后將一個或者多個再分配層施加至襯底載體的第二表面上，來形成3D扇出結構。

技術領域

本發明一般涉及制造三維扇出結構的方法，并且更具體地，涉及制造用于集成電路裝置的三維扇出結構的方法。

背景技術

扇出(fan-out)晶片級封裝(WLP)通過在單個集成電路封裝內的半導體管芯(die)的縱向集成使得能夠實現三維(3D)結構。因此，扇出WLP已經變成增加能夠集成在單個集成電路裝置內的功能的重要技術。

用于在集成電路裝置內制造晶片級扇出的常規技術通常包括諸如面板化(panelization)工藝、封裝通孔(through package via)工藝和雙面構建(double sidedbuild-up)工藝之類的工藝。對于在集成電路裝置內晶片級扇出的制造，這些工藝為增加了大量的成本，帶來了可制造性和可靠性問題。

例如，采用常規的FOWLP(扇出晶片級封裝)制造工序，管芯和部件常常“正面朝下”放置在臨時的載帶/載體上(即，“有效”側與載帶/載體接觸)，來確保管芯和部件共面。接下來是包封，以將管芯和部件組裝成“面板”以供構建。為了在管芯和部件的有效側上執行構建，面板被翻轉并且載帶/載體被移除。載帶/載體移除工藝常常涉及專門的熱、光學和機械處理工藝，這使得產品流程復雜化和成本增加。同時，因為管芯和部件在包封之前進行放置，包封劑的收縮會引起“管芯偏移”，這會導致大的成品率損失。當FOWLP用于大面板尺寸和精細節距(pitch)的產品時，管芯偏移尤其成為問題。

除了工藝流程復雜和管芯偏移的挑戰之外，帶/載體工藝還會導致面板上不期望的形貌(topography)。這是因為管芯/部件在放置期間穿透進入了帶/載體粘附劑中，如圖1所示。結果，在后續被包封和帶/載體移除時，管芯/部件穿透入粘附劑的區域將從包封劑的表面凸出，造成管芯對模具或者部件對模具的不共面，如圖2所示。該不平坦會影響構建層的連續性，并且在再分配層的構建之后產生管芯/部件級的應力，潛在地導致管芯/部件和再分配層的損壞，以及導致粘附劑空隙。

因此，用于在集成電路裝置內制造晶片級扇出的、不會導致這種冗長的，高成品率損失和復雜的工藝的技術，將有助于降低成本，并提高這種集成電路裝置的可制造性和可靠性。

附圖說明

參考以下對優選實施例的描述以及附圖，將最佳地理解本發明及其目的和有益效果，在附圖中：

圖1是在放置期間管芯/部件穿透進入帶/載體粘附劑的問題的簡化截面視圖；

圖2是作為其穿透進入帶/載體粘附劑的結果，在包封之后管芯/部件不共面問題的簡化截面視圖。

圖3至9示出了一系列簡化截面構建視圖，該些視圖示出了依照本發明實施例的制造用于集成電路裝置的3D扇出結構的方法的示例；

圖10是具有多個管芯和部件的3D扇出結構的示例的簡化截面視圖；以及

圖11至18示出了一系列簡化截面構建視圖，該些視圖示出了制造用于集成電路裝置的3D扇出結構的方法的替代性示例。

具體實施方式