[發明專利]集成電路裝置及其三維扇出結構和制造方法

有效

• 申請號: 201610163609.X
• 申請日: 2016-01-12
• 公開（公告）號: CN106960799B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 高偉;龔志偉;葉德洪
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/488;H01L23/52;H01L23/31
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.一種制造用于集成電路裝置的三維(3D)扇出結構的方法，該方法包括：

提供襯底載體，其包括相對的第一和第二表面，以及在第一和第二表面之間貫穿延伸的孔；

將第一半導體管芯接合至襯底載體的第一表面，使得第一半導體管芯覆蓋襯底載體的孔；

在襯底載體的孔內沉積封裝劑和第二半導體管芯，使得第二半導體管芯的有效表面暴露并且與襯底載體的第二表面共面；以及

將至少一個再分配層施加至襯底載體的第二表面上，來形成3D扇出結構。

2.如權利要求1的方法，其中：

所述第一半導體管芯的有效表面上的接觸焊盤接合至位于所述襯底載體的第一表面上的導電焊盤，以及

所述第一半導體管芯倒裝接合至所述襯底載體的第一表面。

3.如權利要求1的方法，其中：

在所述襯底載體的孔內沉積封裝劑和第二半導體管芯，包括將封裝劑分配至所述孔中，并且隨后將第二半導體管芯沉積在所述孔內的封裝劑中，使得所述第二半導體管芯的有效表面暴露并且與所述襯底載體的第二表面共面；以及

其中使用超尺寸拾取和放置管嘴沉積所述第二半導體管芯。

4.如權利要求1的方法，其中所述將封裝劑和第二半導體管芯沉積在襯底載體的孔內包括：

將粘附劑層施加至接合至所述襯底載體的第一表面的所述第一半導體管芯的表面區域，所述第一半導體管芯的所述表面區域暴露在襯底載體的孔內；

將所述第二半導體管芯沉積到在襯底的孔內的粘附劑層上，使得所述第二半導體管芯的有效表面與所述襯底載體的第二表面共面；以及

將封裝劑分配至孔中在所述第二半導體管芯的周圍。

5.一種用于制造集成電路裝置的三維(3D)扇出結構的方法，包括：

提供襯底載體，其包括相對的第一和第二表面，以及貫穿其延伸的孔；

將第一半導體管芯接合并電連接至襯底載體的第一表面，使第一半導體管芯覆蓋襯底載體的孔以形成井形結構；

將封裝劑和第二半導體管芯設于由襯底載體的孔和第一半導體管芯形成的井形結構內，使得第二半導體管芯的有效表面暴露并且與襯底載體的第二表面共面；以及

將至少一個再分配層施加至襯底載體的第二表面上以及第二半導體管芯的暴露的全部有效表面上，其中第二半導體管芯的接合焊盤直接接觸并電連接至所述至少一個再分配層。

6.如權利要求5的方法，其中，所述將第一半導體管芯接合并電連接至襯底載體的第一表面包括將第一半導體管芯的有效表面上的接觸焊盤接合至位于所述襯底載體的第一表面上的導電焊盤。

7.如權利要求6的方法，其中所述將第一半導體管芯接合并電連接至襯底載體的第一表面包括將第一半導體管芯倒裝接合至所述襯底載體的第一表面。