[發(fā)明專利]一種應(yīng)用于集成電路的靜電放電ESD保護(hù)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610154495.2
• 申請(qǐng)日: 2016-03-17
• 公開（公告）號(hào): CN107204326B
• 公開（公告）日: 2019-08-06
• 發(fā)明（設(shè)計(jì)）人: 安建宏
• 申請(qǐng)（專利權(quán)）人: 電信科學(xué)技術(shù)研究院
• 主分類號(hào): H01L23/60
• 分類號(hào): H01L23/60
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 劉醒晗

本發(fā)明公開了一種應(yīng)用于集成電路的靜電放電ESD保護(hù)電路。本發(fā)明公開的靜電放電ESD保護(hù)電路包括：主ESD保護(hù)電路、電阻和從ESD保護(hù)電路；其中，主ESD保護(hù)電路中至少包括一個(gè)高壓N溝道MOS管，該高壓N溝道MOS管的柵極、源極和體端連接到地，該高壓N溝道MOS管的漏極連接集成電路芯片的引腳焊盤PAD；從ESD保護(hù)電路中至少包括一個(gè)低壓N溝道MOS晶體管，該低壓N溝道MOS管的柵極、源極和體端連接到地，該低壓N溝道MOS管的漏極通過所述電阻連接到高壓N溝道MOS管的漏極，并連接到集成電路芯片內(nèi)部被保護(hù)的電路。本發(fā)明能夠?qū)崿F(xiàn)一種漏電電流較小的ESD保護(hù)電路，降低系統(tǒng)功耗，更好地滿足低功耗系統(tǒng)的應(yīng)用要求。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路領(lǐng)域，尤其涉及一種應(yīng)用于集成電路的靜電放電ESD保護(hù)電路。

背景技術(shù)

ESD(Electrostatic Discharge，靜電放電)是當(dāng)今集成電路中最重要的可靠性問題之一。ESD現(xiàn)象主要能對(duì)電子器件造成以下的損壞：在半導(dǎo)體器件中由于介質(zhì)擊穿而導(dǎo)致氧化物薄膜破裂；由于EOS(Electrical Overstress，電氣過應(yīng)力)引起過熱導(dǎo)致金屬導(dǎo)線熔化；由于寄生的PNPN結(jié)構(gòu)而導(dǎo)致CMOS(Complementary Metal-Oxide-Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)器件閉鎖；使元器件結(jié)構(gòu)中產(chǎn)生潛藏的缺陷，它們并不立即失效，但會(huì)引起斷續(xù)的故障以及長(zhǎng)期可靠性問題，這種損傷非常微弱，不易發(fā)現(xiàn)，即潛在損傷.集成電路工業(yè)由ESD導(dǎo)致的損失是一個(gè)非常嚴(yán)重的問題.ESD造成的失效機(jī)理主要熱擊穿和電擊穿。

ESD保護(hù)電路的作用是：當(dāng)ESD脈沖出現(xiàn)后，能提供一條低阻抗的放電通路，并能夠?qū)㈦妷恒Q位在一定水平。該通路對(duì)ESD脈沖的開啟速度快于內(nèi)部電路，對(duì)正常工作影響較小，包括較小漏電流、寄生、栓鎖等。ESD保護(hù)電路在集成電路設(shè)計(jì)中一般設(shè)計(jì)在芯片引腳焊盤PAD旁，用以保護(hù)芯片的內(nèi)部電路。通常用一個(gè)或多個(gè)器件構(gòu)成ESD保護(hù)電路，用來構(gòu)成ESD保護(hù)電路的器件有很多種，MOS管(Metal-Oxide-Semiconductor Field-EffectTransistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)就是其中一種，包括NMOS管(N-Channel MOS，N溝道MOS管)和PMOS管(P-Channel MOS，P溝道MOS管)。圖1(a)和圖1(b)分別示出了NMOS管的結(jié)構(gòu)和電流電壓特性，主要利用NMOS管的瞬間崩潰(Snapback)效應(yīng)來鉗位瞬間高壓和進(jìn)行分流的，如圖1(a)所示，NMOS管內(nèi)部有一個(gè)橫向寄生n-p-n晶體管，即由源極Source、P型襯底p-substrate和漏極Drain形成的，圖1(b)中的E(V1，I1)坐標(biāo)點(diǎn)即為該寄生晶體管開啟時(shí)的電壓電流，在ESD發(fā)生時(shí)，該寄生n-p-n晶體管觸發(fā)導(dǎo)通，ESD放出的靜電電荷則能夠通過該器件泄放到地，此時(shí)該器件兩端的電壓回落至Vhold，使得被保護(hù)器件兩端電壓被限制在Vhold，即鉗位電壓為Vhold。

一個(gè)好的ESD保護(hù)電路應(yīng)該能夠可以抵抗多次ESD事件；還應(yīng)該具有足夠快的開啟速度以及低的開啟電阻，以保證在ESD事件發(fā)生時(shí)，能夠快速將電壓鉗位，使得相應(yīng)的被保護(hù)電路不受損傷。保護(hù)電路還應(yīng)該具有獨(dú)立性，在被保護(hù)電路工作時(shí)，保護(hù)電路應(yīng)該是高阻狀態(tài)，不影響被保護(hù)內(nèi)部電路的正常工作，尤其在低功耗系統(tǒng)應(yīng)用中，如低功耗晶振解決方案，對(duì)ESD保護(hù)電路漏電要求比較高，要求漏電很小。

因此，如何實(shí)現(xiàn)一種漏電電流較小的ESD保護(hù)電路，從而降低系統(tǒng)功耗，滿足低功耗系統(tǒng)的要求，是業(yè)界所亟待研究和解決的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種應(yīng)用于集成電路的靜電放電ESD保護(hù)電路，用以實(shí)現(xiàn)一種漏電電流較小的ESD保護(hù)電路，降低系統(tǒng)功耗。

本發(fā)明的一個(gè)實(shí)施例提供的一種應(yīng)用于集成電路的靜電放電ESD保護(hù)電路，包括：主ESD保護(hù)電路、電阻和從ESD保護(hù)電路。