[發明專利]時鐘占空比校準及倍頻電路

有效

• 申請號: 201610151078.2
• 申請日: 2016-03-16
• 公開（公告）號: CN105743463B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 符卓劍
• 申請（專利權）人: 珠海全志科技股份有限公司
• 主分類號: H03K3/017
• 分類號: H03K3/017
• 代理公司: 深圳市君之泉知識產權代理有限公司 44366
• 代理人: 張丕陽

1.一種時鐘占空比校準及倍頻電路，其特征在于，包括：

選通模塊，用于根據第一控制信號V1對輸入的第一時鐘信號Ckin做反相后輸出第二時鐘信號CK2，或者選通所述第一時鐘信號Ckin而輸出所述第二時鐘信號CK2；

校準模塊，用于根據第二控制信號V2對第二時鐘信號CK2進行占空比的調節，最終輸出50％占空比的第三時鐘信號CK3；其中，所述校準模塊包括第一延遲單元和第二延遲單元及門電路，其中第一延遲單元和第二延遲單元并聯后連接門電路，所述第一延遲單元和第二延遲單元為相同的可調延遲單元，所述門電路為與門電路或者或門電路；在第一時鐘信號CKin做占空比校準及倍頻之前，首先將第一延遲單元和第二延遲單元調整為相同的延遲值；

延遲模塊，所述延遲模塊包括第三延遲單元和第四延遲單元，所述第三延遲單元用于對第三時鐘信號CK3進行延遲處理，所述第四延遲單元用于對經第三延遲單元延遲過后的第三時鐘信號CK3再進行延遲處理，輸出第四時鐘信號CK4；

檢測模塊，所述檢測模塊包括上升沿D觸發器cal1和上升沿觸發器cal2，所述上升沿D觸發器cal1用于檢測所述第三時鐘信號CK3的方波上升沿與所述第四時鐘信號CK4的方波上升沿是否對齊，所述上升沿觸發器cal2用于檢測所述第三時鐘信號CK3的方波下降沿與所述第三延遲單元輸出的時鐘信號的方波上升沿是否對齊，所述上升沿D觸發器cal1和上升沿觸發器cal2將檢測結果反饋至控制模塊；

控制模塊，所述控制模塊用于根據上升沿D觸發器cal1輸入的反饋信號值Q＝0對所述第三延遲單元和第四延遲單元輸出控制信號；當所述第三時鐘信號CK3的方波上升沿與所述第四時鐘信號CK4的方波上升沿對齊后，所述控制模塊首先根據所述上升沿觸發器cal2的反饋信號去控制選通器MUX調整所述第三時鐘信號CK3的占空比，然后所述控制模塊根據上升沿觸發器cal2的反饋信號值Q＝1對所述第一延遲單元或第二延遲單元輸出控制信號；

倍頻模塊，用于對第三時鐘信號CK3進行倍頻操作，輸出第五時鐘信號CKout。

2.如權利要求1所述的時鐘占空比校準及倍頻電路，其特征在于，所述倍頻模塊包括：

固定延遲單元，用于對第三時鐘信號CK3進行延遲處理；

異或門電路，用于將第三時鐘信號CK3和固定延遲單元延遲過后的第三時鐘信號CK3進行異或運算獲得倍頻的第五時鐘信號CKout。