[發明專利]一種半導體整流器及其制造方法

有效

• 申請號: 201610148745.1
• 申請日: 2016-03-16
• 公開（公告）號: CN105742338B
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 劉偉
• 申請（專利權）人: 杭州立昂微電子股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/66;H01L29/861;H01L21/329
• 代理公司: 杭州杭誠專利事務所有限公司 33109
• 代理人: 尉偉敏;胡寅旭

1.一種半導體整流器，自上而下依次由陽極金屬層（1）、第一導電類型輕摻雜的外延層（2）、第一導電類型重摻雜的單晶硅襯底（3）及陰極金屬層（4）構成，所述外延層上部橫向間隔設置有若干第一溝槽（5），所述第一溝槽內填充有導電多晶硅（6），所述導電多晶硅（6）與第一溝槽（5）的內表面之間設有隔離層（7），其特征在于，所述隔離層向上凸出形成介質墻壁（8），所述介質墻壁的兩側設有第一導電類型的導電多晶硅側墻（9），外延層上部與介質墻壁外側的導電多晶硅側墻之間的區域形成第二溝槽（10），位于介質墻壁外側的導電多晶硅側墻底部設有高出于第二溝槽底部的第一導電類型重摻雜區（11），所述外延層上部設有將第二溝槽、第一導電類型重摻雜區和外延層隔開的第二導電類型非均勻摻雜區（12），所述第二導電類型非均勻摻雜區包括橫向均勻摻雜區（13）和梯度摻雜區（14），所述梯度摻雜區位于橫向均勻摻雜區兩側的上部與隔離層接觸形成溝道（15），所述外延層下部、橫向均勻摻雜區、梯度摻雜區及隔離層之間設有間隔區（16），所述橫向均勻摻雜區在縱向具有摻雜梯度分布。

2.一種如權利要求1所述的半導體整流器制造方法，其特征在于，包括以下步驟：

（一）在第一導電類型的重摻雜單晶硅襯底（3）上生長第一導電類型輕摻雜的外延層（2）；

（二）采用光刻和干法刻蝕在外延層中形成第一溝槽（5）；

（三）在整個結構頂層生長二氧化硅層作為隔離層（7）；

（四）在整個結構頂層沉積導電多晶硅（6），使導電多晶硅填充滿第一溝槽；

（五）采用干法刻蝕選擇性去除部分導電多晶硅，使導電多晶硅頂面與外延層頂面齊平；

（六）采用干法刻蝕去除整個結構頂層的二氧化硅，使第一溝槽兩側的外延層的頂部曝露出來；

（七）采用干法刻蝕選擇性去除部分導電多晶硅和外延層，使隔離層高出外延層頂面，隔離層高于外延層頂面的部分形成介質墻壁（8）；

（八）在整個結構頂層沉積第一導電類型導電多晶硅（22）；

（九）采用熱處理使第一導電類型導電多晶硅中的雜質擴散入外延層頂部，形成第一導電類型重摻雜區（11）；

（十）采用干法刻蝕去除部分第一導電類型導電多晶硅和外延層，在介質墻壁的兩側形成第一導電類型導電多晶硅側墻（9），無側墻阻擋的外延層中形成第二溝槽（10），且第二溝槽的深度大于第一導電類型重摻雜區厚度；

（十一）采用第一次離子注入在第二溝槽下方的外延層中引入第二導電類型的第一橫向均勻分布雜質區（17），在第一導電類型重摻雜區下方引入第二導電類型的第一梯度分布雜質區（18）；

（十二）采用第二次離子注入在第二溝槽下方的外延層中引入第二導電類型的第二橫向均勻分布雜質區（19），在第一導電類型重摻雜區下方引入第二導電類型的第二梯度分布雜質區（20）；

（十三）采用第三次離子注入在第二溝槽下方的外延層中引入第二導電類型的第三橫向均勻分布雜質區（21）；

（十四）采用熱處理激活注入的雜質，第一橫向均勻分布雜質區、第二橫向均勻分布雜質區、第三橫向均勻分布雜質區構成橫向均勻摻雜區（13），第一梯度分布雜質區、第二梯度分布雜質區構成梯度摻雜區（14），橫向均勻摻雜區與梯度摻雜區構成第二導電類型非均勻摻雜區（12），以分隔開第一導電類型重摻雜區、第二溝槽和外延層下部；

（十五）在整個結構頂面沉積陽極金屬層（1）；

（十六）對第一導電類型重摻雜的單晶硅襯底減薄后，在底面沉積陰極金屬層（4），即得到半導體整流器。

3.根據權利要求2所述的半導體整流器制造方法，其特征在于，步驟（十三）中第三次離子注入采用的注入能量低于步驟（十二）中第二次離子注入采用的注入能量。