[發明專利]單一負信號觸發的雙向晶閘管芯片及其制造方法

有效

• 申請號: 201610142561.4
• 申請日: 2016-03-14
• 公開（公告）號: CN105633133B
• 公開（公告）日: 2019-03-05
• 發明（設計）人: 周健;朱法揚;王成森;俞榮榮
• 申請（專利權）人: 捷捷半導體有限公司
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/423;H01L29/747;H01L21/332;H01L21/28
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 盧海洋

本發明公開了單一負信號觸發的雙向晶閘管芯片，其P型對通隔離環的正面設有正面氧化膜和門極電極，門極電極與P型對通隔離環之間設有N+型門極區，正面P型短基區的正面設有正面氧化膜和主端子T2，主端子T2與正面P型短基區之間設有帶短路孔的正面N+型發射區，背面P型短基區的背面沿邊緣設有背面氧化膜，背面氧化膜的內側設有主端子T1，主端子T1與背面P型短基區之間設有帶短路孔的背面N+型發射區。本發明的晶閘管芯片結構合理可靠，能有效避免由于信號干擾導致的誤觸發現象；背面氧化膜提高了芯片觸發電流的一致性。在制造該芯片時，由于雙面N+型發射區和N+型門極區同時光刻、擴散形成，減少了工藝流程，降低了生產成本。

技術領域

本發明屬于雙向晶閘管技術領域，具體來說，是涉及一種單一負信號觸發的雙向晶閘管芯片及其制造方法。

背景技術

目前市面上的雙向晶閘管芯片如圖1所示，門極電極1’在隔離鈍化槽3’的內側，門極電極1’由P型雜質和N+型雜質共同構成，且主端子T2 2’在芯片的背面，主端子T1 4’在芯片的正面，大多數電路在使用該種雙向晶閘管進行控制時又以二、三象限觸發控制為主，即：門極電極1’為負信號，主端子T1 4’接交流電負極，主端子T2 2’接交流電正極，當交流電為正弦波上半波時，雙向晶閘管為第二象限觸發，當交流電為正弦波的下半波時，雙向晶閘管為第三象限觸發。

由于雙向晶閘管具有四個象限均可以觸發的特性，在電路使用過程中往往會由于異常信號對門極電極1’的干擾導致可控硅在非二、三象限觸發，俗稱為誤觸發，這是電路設計中不希望出現的現象，為了避免出現誤觸發，通常需要在電路中增加保護和抗干擾部分，從而導致了電路設計難度的加大、成本的增高。

發明內容

本發明所要解決的技術問題是提供一種具有良好抗干擾性能的單一負信號觸發的雙向晶閘管芯片及其制造方法。

為解決上述技術問題，本發明采用的技術方案是：

單一負信號觸發的雙向晶閘管芯片，包括N-型長基區，N-型長基區的正面設有正面P型短基區，背面設有背面P型短基區，正面P型短基區的四周、N-型長基區的上部設有環形隔離鈍化槽，隔離鈍化槽的內表面設有玻璃鈍化膜，N-型長基區的四周設有與背面P型短基區連通的P型對通隔離環，P型對通隔離環的正面設有正面氧化膜和門極電極，門極電極與P型對通隔離環之間設有N+型門極區，正面P型短基區的正面設有正面氧化膜和主端子T2，主端子T2與正面P型短基區之間設有帶短路孔的正面N+型發射區，背面P型短基區的背面沿邊緣設有背面氧化膜，背面氧化膜的內側設有主端子T1，主端子T1與背面P型短基區之間設有帶短路孔的背面N+型發射區。

上述單一負信號觸發的雙向晶閘管芯片的制造方法，包括以下步驟：生長氧化層；光刻對通隔離環；離子注入鋁；對通隔離環擴散；雙面P型短基區鎵擴散；光刻雙面N+型發射區和N+型門極區；雙面N+型發射區和N+型門極區磷擴散；光刻隔離鈍化槽及腐蝕；玻璃鈍化；光刻引線；雙面電極化；真空合金，芯片測試，分選，劃片分離。

上述制造方法中，同時光刻出雙面N+發射區窗口和N+門極區窗口，磷擴散，同時形成雙面N+發射區和N+門極區。

上述制造方法中，N+型門極區磷擴散的結深為10~25μm。

與現有技術相比，本發明的優點是：本發明的晶閘管芯片結構合理可靠，門極電極僅由N+型雜質構成，并設于隔離鈍化槽外側的P型對通隔離環上，主端子T2在芯片的正面，主端子T1在芯片的背面，使芯片只存在第二、三象限觸發，避免了由于信號干擾導致的誤觸發現象，從而簡化了應用電路設計的難度，降低了應用端的成本；背面氧化膜沿背面P型短基區的背面邊緣覆蓋，提高了芯片觸發電流的一致性。在制造該芯片時，由于雙面N+型發射區和N+型門極區同時光刻、擴散形成，減少了工藝流程，降低了生產成本。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細描述。