[發明專利]半導體存儲器元件及操作半導體存儲器元件的方法

有效

• 申請號: 201610139720.5
• 申請日: 2016-03-11
• 公開（公告）號: CN107180649B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 鄭仲皓
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: G11C11/4091
• 分類號: G11C11/4091
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

半導體存儲器元件及操作半導體存儲器元件的方法。該半導體存儲器元件包括電荷儲存元件、讀取晶體管及寫入晶體管。電荷儲存元件用以維持數據電位。讀取晶體管具有第一端耦接于電荷儲存元件，第二端耦接于讀取位線，及控制端耦接于讀取字線。寫入晶體管具有第一端耦接于讀取晶體管的第一端，第二端耦接于寫入位線，及控制端耦接于寫入字線。

技術領域

本發明涉及一種半導體存儲器元件，特別涉及一種能夠同時進行讀寫操作的半導體存儲器元件。

背景技術

由于動態隨機存取存儲器(dynamic random access memory，DRAM)的讀寫操作速度比靜態隨機存取存儲器(static random access memory，SRAM)的讀寫操作速度要來得快，且電路結構較為簡單，所需電路面積較小，所以被廣泛地運用在各種系統當中。

然而，當對進行讀取操作后，在動態隨機存取存儲器中原先儲存的電荷可能會逐漸流失，因此必須進行重新寫入的操作。然而若是在每次讀取操作之后，都必須接續地執行再寫入操作，則可能會延遲下一次對動態隨機存取存儲器執行讀取的時間，導致動態隨機存取存儲器整體的讀取時間被拉長。

此外，在系統關機斷電之后，動態隨機存取存儲器中所儲存的電荷也將散失，而無法持續存儲數據，因此常造成使用上的不便。所以如何進一步縮短半導體存儲器元件每次進行讀取操作的間隔時間，以增進半導體存儲器元件的整體讀取速度，以及如何在不大幅增加電路面積的情況下，讓半導體存儲器元件能夠在系統關機斷電時仍能保持所存儲的數據，就成為現有技術中有待解決的問題。

發明內容

為能縮短半導體存儲器元件每次進行讀取操作的間隔時間，以增進半導體存儲器元件的整體讀取速度，本發明的一實施例提供一種半導體存儲器元件。半導體存儲器元件包括第一電荷儲存元件、第一讀取晶體管及第一寫入晶體管。第一電荷儲存元件可維持第一數據電位。第一讀取晶體管具有第一端、第二端及控制端，第一讀取晶體管的第一端耦接于第一電荷儲存元件，第一讀取晶體管的第二端耦接于第一讀取位線，而第一讀取晶體管的控制端耦接于讀取字線。第一寫入晶體管具有第一端、第二端及控制端，第一寫入晶體管的第一端耦接于第一讀取晶體管的第一端，第一寫入晶體管的第二端耦接于第一寫入位線，而第一寫入晶體管的控制端耦接于寫入字線。

本發明的另一實施例中提供一種操作半導體存儲器元件的方法。存儲器元件包括第一電荷儲存元件、第一讀取晶體管及第一寫入晶體管。該第一讀取晶體管具有第一端、第二端及控制端，第一讀取晶體管的第一端耦接于第一電荷儲存元件，第一讀取晶體管的第二端耦接于第一讀取位線，而第一讀取晶體管的控制端耦接于讀取字線。第一寫入晶體管具有第一端、第二端及控制端，第一寫入晶體管的第一端耦接于第一電荷儲存元件，第一寫入晶體管的第二端耦接于第一寫入位線，而第一寫入晶體管的控制端耦接于寫入字線。方法包括同時控制讀取字線導通第一讀取晶體管及控制寫入字線導通第一寫入晶體管，以同時對第一電荷儲存元件進行讀取及寫入的操作。

附圖說明

圖1為本發明一實施例的半導體存儲器元件的示意圖。

圖2為本發明另一實施例的半導體存儲器元件的示意圖。

圖3為圖2的半導體存儲器元件對固定存儲單元進行清除操作時的信號電壓及架構圖。

圖4為圖2的半導體存儲器元件對固定存儲單元進行讀取操作時的信號電壓及架構圖。

圖5為圖2的半導體存儲器元件對第一電荷儲存元件進行讀取或寫入操作時的信號電壓及架構圖。

圖6為本發明另一實施例的半導體存儲器元件的示意圖。

圖7為本發明另一實施例的半導體存儲器元件的示意圖。

圖8為本發明一實施例的操作半導體存儲器元件的方法流程圖。