[發(fā)明專利]輸入輸出接收電路有效
| 申請?zhí)枺?/td> | 201610134366.7 | 申請日： | 2016-03-09 |
| 公開（公告）號： | CN107181482B | 公開（公告）日： | 2020-09-08 |
| 發(fā)明（設(shè)計(jì)）人： | 莫善岳;陳捷 | 申請（專利權(quán)）人： | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185 |
| 代理公司： | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人： | 張振軍;吳敏 |
| 地址： | 201203 *** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 輸入輸出 接收 電路 | ||
一種輸入輸出接收電路，包括：接收端，適于耦接外部電壓；第一NMOS管，源極耦接所述接收端，柵極耦接第一電源電壓；整形電路，其輸入端耦接所述第一電源電壓和所述第一NMOS管的漏極，所述整形電路用于對所述第一NMOS管的漏極信號進(jìn)行整形；補(bǔ)償單元，適于對所述第一NMOS管的漏極信號進(jìn)行補(bǔ)償，使得所述第一NMOS管的漏極信號電壓的最大值達(dá)到所述第一電源電壓；其中，所述補(bǔ)償單元包括第一PMOS管、第二PMOS管和第二NMOS管。本發(fā)明的輸入輸出接收電路的性能得到提升。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，尤其涉及一種輸入輸出接收電路。
背景技術(shù)
輸入輸出(Input-Output,I/O)接收電路(receiver)是芯片內(nèi)部和外部進(jìn)行信號交互的接口電路，主要的功能是接收數(shù)字/模擬信號。在有些應(yīng)用環(huán)境下，芯片外部的信號電壓高于芯片內(nèi)部的電源電壓。因此，通常在I/O接收電路內(nèi)設(shè)計(jì)耐壓電路，以保護(hù)I/O接收電路。
現(xiàn)有技術(shù)的一種輸入輸出接收電路如圖1所示，接收端接收來自端口PAD的信號。端口PAD的電壓Vin高于接收電路工作的電源電壓VDD1。如果端口PAD的信號直接傳輸?shù)焦?jié)點(diǎn)B，高壓會(huì)導(dǎo)致NMOS管M29和NMOS管M30產(chǎn)生器件可靠性問題。故設(shè)置NMOS管M31，以降低節(jié)點(diǎn)B處信號電壓的最大值。如圖1所示，設(shè)置NMOS管M31源極耦接端口PAD，NMOS管M31柵極耦接電源電壓VDD1，從而可以實(shí)現(xiàn)節(jié)點(diǎn)B的電壓在0～(VDD1-Vthn)范圍內(nèi)，其中，Vthn為NMOS管M31的閾值電壓，從而可以保護(hù)NMOS管M29和NMOS管M30。PMOS管M27的柵極連接到端口PAD是防止從電源VDD1到接地端VSS的電流泄露。降壓模塊將接收到的電壓信號進(jìn)行降壓處理轉(zhuǎn)換為芯片內(nèi)部電壓信號，并通過端口C輸出至芯片內(nèi)部。
但是，現(xiàn)有技術(shù)的輸入輸出接收電路中，節(jié)點(diǎn)B處信號電壓的最大值為VDD1-Vthn，不能達(dá)到輸入輸出接收電路的工作電源電壓VDD1，降低了輸入輸出接收電路的速度以及輸入輸出接收電路的性能。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提高輸入輸出接收電路的性能。
為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種輸入輸出接收電路，輸入輸出接收電路包括：
接收端，適于耦接外部電壓；
第一NMOS管，源極耦接所述接收端，柵極耦接第一電源電壓；
整形電路，其輸入端耦接所述第一電源電壓和所述第一NMOS管的漏極，所述整形電路用于對所述第一NMOS管的漏極信號進(jìn)行整形；
補(bǔ)償單元，適于對所述第一NMOS管的漏極信號進(jìn)行補(bǔ)償，使得所述第一NMOS管的漏極信號電壓的最大值達(dá)到所述第一電源電壓；
其中，所述補(bǔ)償單元包括第一PMOS管、第二PMOS管和第二NMOS管；所述第一PMOS管的源極耦接所述第一電源電壓，所述第一PMOS管的柵極耦接所述接收端；所述第二NMOS管的漏極耦接所述第一PMOS管的漏極，所述第二NMOS管的柵極耦接所述第一NMOS管的漏極，所述第二NMOS管的源極接地；所述第二PMOS管的源極耦接所述第一電源電壓，所述第二PMOS管的柵極耦接所述第一PMOS管的漏極，所述第二PMOS管的漏極耦接所述第一NMOS管的漏極。
可選的，所述補(bǔ)償單元還包括：第三NMOS管；
所述第三NMOS管的漏極耦接所述第二PMOS管的漏極以及所述第一NMOS管的漏極，所述第三NMOS管的柵極耦接所述第一PMOS管的漏極，所述第三NMOS管的源極接地。
可選的，所述整形電路為反相單元。
可選的，所述反相單元包括：第三PMOS管和第四NMOS管；
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司，未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610134366.7/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
