[發明專利]半導體器件的形成方法

有效

• 申請號: 201610128530.3
• 申請日: 2016-03-07
• 公開（公告）號: CN107170678B
• 公開（公告）日: 2019-08-27
• 發明（設計）人: 紀登峰;楊俊;邵群;胡宗福;劉洪濤;劉浩;錢志剛;王晨驍;肖中強
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/3213
• 分類號: H01L21/3213;H01L21/306;H01L21/318
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

一種半導體器件的形成方法，包括：提供基底，基底具有中心區域和邊緣區域；在基底上由下到上依次形成金屬材料層、犧牲材料層和阻擋材料層；刻蝕金屬材料層、犧牲材料層和阻擋材料層直至暴露出基底表面，在中心區域和邊緣區域形成金屬層、犧牲層和阻擋層；形成覆蓋阻擋層和基底的第一層間介質層；平坦化第一層間介質層直至暴露出中心區域和邊緣區域阻擋層的頂部表面；刻蝕去除阻擋層和部分厚度的第一層間介質層，且使第一層間介質層的頂部表面與犧牲層的底部表面齊平；去除犧牲層后，形成覆蓋金屬層和第一層間介質層的第二層間介質層。所述方法提高了半導體器件的邊緣區域和中心區域的厚度均一性，且降低工藝成本。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件的形成方法。

背景技術

隨著集成電路制造技術的發展，對于集成電路中各種器件的精密度的要求日益提高，而晶圓的邊緣區域和中心區域的厚度均一性對于后續工藝的精密度影響至關重要。

現有技術在功率器件中，如射頻電路器件，需要形成金屬路線層，通常該金屬路線層的厚度在2μm以上。形成具有所述金屬路線層的半導體器件的基本步驟，參考圖1和圖2，包括：提供半導體襯底100，所述半導體襯底100具有中心區域(I區域)和邊緣區域(Ⅱ區域)；在半導體襯底100上形成絕緣層110；在絕緣層110上制作金屬路線層120；形成覆蓋金屬路線層120和半導體襯底100的層間介質層130；平坦化所述層間介質層130。

然而，現有技術形成的半導體器件中心區域(I區域)和邊緣區域(Ⅱ區域)的厚度均一性較差，且工藝成本較高。

發明內容

本發明解決的問題是提供一種半導體器件的形成方法，以使得半導體器件的中心區域和邊緣區域的厚度均一性得到提高，同時降低工藝成本。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底具有中心區域和邊緣區域；在所述基底上由下到上依次形成金屬材料層、犧牲材料層和阻擋材料層；刻蝕所述金屬材料層、犧牲材料層和阻擋材料層直至暴露出基底表面，在所述中心區域和邊緣區域形成金屬層、犧牲層和阻擋層；形成覆蓋所述阻擋層和基底的第一層間介質層；平坦化所述第一層間介質層直至暴露出中心區域和邊緣區域阻擋層的頂部表面；刻蝕去除所述阻擋層和部分厚度的第一層間介質層，且使所述第一層間介質層的頂部表面與所述犧牲層的底部表面齊平；去除所述犧牲層后，形成覆蓋所述金屬層和第一層間介質層的第二層間介質層。

可選的，所述阻擋層的材料為氮化硅。

可選的，所述阻擋層的厚度為5nm～5000nm。

可選的，形成所述阻擋材料層的工藝為等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

可選的，所述犧牲層的材料為不定型碳。

可選的，所述犧牲層的厚度為5nm～5000nm。

可選的，形成所述犧牲材料層的工藝為等離子體化學氣相沉積工藝、亞大氣壓化學氣相沉積工藝或低壓化學氣相沉積工藝。

可選的，平坦化所述第一層間介質層的工藝為化學機械研磨工藝。

可選的，刻蝕去除所述阻擋層和部分厚度的第一層間介質層的工藝為各向異性干刻工藝。

可選的，在刻蝕去除所述阻擋層和部分厚度的第一層間介質層的過程中，對阻擋層的刻蝕速率與對第一層間介質層的刻蝕速率的比值為1：30～30：1。

可選的，去除所述犧牲層的工藝為：采用氧等離子體去除所述犧牲層。

與現有技術相比，本發明的技術方案具有以下優點：