[發(fā)明專利]薄膜晶體管陣列面板及其制作方法

在審

• 申請?zhí)枺?/td>: 201610125243.7
• 申請日: 2016-03-07
• 公開（公告）號: CN105762155A
• 公開（公告）日: 2016-07-13
• 發(fā)明（設計）人: 呂曉文
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

【技術領域】

本發(fā)明涉及顯示技術領域，特別涉及一種薄膜晶體管陣列面板及其制作方法。

【背景技術】

傳統的顯示面板一般采用TFT(ThinFilmTransistor，薄膜晶體管)來作為開關器件。

其中，LDD(LightlyDopedDrain，輕摻雜漏)結構是目前的TFT的主流結構，LDD結構能有效抑制熱載流子效應。

在實踐中，發(fā)明人發(fā)現現有技術至少存在以下問題：

傳統的LDD結構的TFT的漏電流較大，導致了所述TFT的輸出電流下降。

故，有必要提出一種新的技術方案，以解決上述技術問題。

【發(fā)明內容】

本發(fā)明的目的在于提供一種薄膜晶體管陣列面板及其制作方法，其能降低薄膜晶體管陣列面板中的薄膜晶體管的漏電流。

為解決上述問題，本發(fā)明的技術方案如下：

一種薄膜晶體管陣列面板，所述薄膜晶體管陣列面板包括：基板；緩沖層；第一絕緣層；薄膜晶體管，所述薄膜晶體管包括：多晶硅層，所述多晶硅層設置于所述緩沖層和所述第一絕緣層之間；柵極，所述柵極設置在所述第一絕緣層上；源極；以及漏極；第二絕緣層；顯示器件層；其中，所述多晶硅層包括第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第一區(qū)域位于所述第二區(qū)域和所述第三區(qū)域之間；所述第二區(qū)域包括第四區(qū)域、第五區(qū)域和第六區(qū)域，所述第五區(qū)域位于所述第四區(qū)域和所述第六區(qū)域之間，所述第四區(qū)域位于所述第一區(qū)域和所述第五區(qū)域之間，所述第六區(qū)域摻雜有第一離子，所述第四區(qū)域摻雜有第二離子；所述第三區(qū)域包括第七區(qū)域、第八區(qū)域和第九區(qū)域，所述第八區(qū)域位于所述第七區(qū)域和所述第九區(qū)域之間，所述第七區(qū)域位于所述第一區(qū)域和所述第八區(qū)域之間，所述第九區(qū)域摻雜有第三離子，所述第七區(qū)域摻雜有第四離子；所述柵極所在的位置與所述第一區(qū)域對應，所述源極與所述多晶硅層中位于所述第六區(qū)域的部分接觸，所述漏極與所述多晶硅層中位于所述第九區(qū)域的部分接觸。

在上述薄膜晶體管陣列面板中，所述多晶硅層中位于所述第二區(qū)域的部分和/或所述多晶硅層中位于所述第三區(qū)域的部分用于減少所述薄膜晶體管的漏電流。

在上述薄膜晶體管陣列面板中，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度與所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度形成第一梯度的濃度分布，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度與所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度形成第二梯度的濃度分布。

在上述薄膜晶體管陣列面板中，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度大于所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度大于所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度。

在上述薄膜晶體管陣列面板中，所述第一離子、所述第二離子、所述第三離子和所述第四離子均為P離子。

一種如上述薄膜晶體管陣列面板的制作方法，所述方法包括以下步驟：A、形成第一面板，其中，所述第一面板包括所述基板、所述緩沖層、所述多晶硅層、所述第一絕緣層和所述柵極，其中，所述多晶硅層包括第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第一區(qū)域位于所述第二區(qū)域和所述第三區(qū)域之間，所述柵極所在的位置與所述第一區(qū)域對應；B、透過所述第一絕緣層中位于所述第二區(qū)域和所述第三區(qū)域的部分向所述多晶硅層摻雜所述第一離子、所述第二離子、所述第三離子和所述第四離子，以使得所述第二區(qū)域中的所述第六區(qū)域和所述第三區(qū)域中的所述第九區(qū)域分別摻雜有所述第一離子和所述第三離子，以及使得所述第二區(qū)域中的所述第四區(qū)域和所述第三區(qū)域中的所述第七區(qū)域分別摻雜有所述第二離子和所述第四離子；C、在所述第一面板上形成所述源極、所述漏極、所述第二絕緣層以及所述顯示器件層，其中，所述源極與所述多晶硅層中位于所述第六區(qū)域的部分接觸，所述漏極與所述多晶硅層中位于所述第九區(qū)域的部分接觸。

在上述薄膜晶體管陣列面板的制作方法中，所述多晶硅層中位于所述第二區(qū)域的部分和/或所述多晶硅層中位于所述第三區(qū)域的部分用于減少所述薄膜晶體管的漏電流。

在上述薄膜晶體管陣列面板的制作方法中，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度與所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度形成第一梯度的濃度分布，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度與所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度形成第二梯度的濃度分布。