[發(fā)明專(zhuān)利]薄膜晶體管陣列面板及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201610125243.7
• 申請(qǐng)日: 2016-03-07
• 公開(kāi)（公告）號(hào): CN105762155A
• 公開(kāi)（公告）日: 2016-07-13
• 發(fā)明（設(shè)計(jì)）人: 呂曉文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市華星光電技術(shù)有限公司
• 主分類(lèi)號(hào): H01L27/12
• 分類(lèi)號(hào): H01L27/12;H01L21/77
• 代理公司: 深圳翼盛智成知識(shí)產(chǎn)權(quán)事務(wù)所(普通合伙) 44300
• 代理人: 黃威

1.一種薄膜晶體管陣列面板，其特征在于，所述薄膜晶體管陣列面板包括：

基板；

緩沖層；

第一絕緣層；

薄膜晶體管，所述薄膜晶體管包括：

多晶硅層，所述多晶硅層設(shè)置于所述緩沖層和所述第一絕緣層之間；

柵極，所述柵極設(shè)置在所述第一絕緣層上；

源極；以及

漏極；

第二絕緣層；

顯示器件層；

其中，所述多晶硅層包括第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第一區(qū)域位于所述第二區(qū)域和所述第三區(qū)域之間；

所述第二區(qū)域包括第四區(qū)域、第五區(qū)域和第六區(qū)域，所述第五區(qū)域位于所述第四區(qū)域和所述第六區(qū)域之間，所述第四區(qū)域位于所述第一區(qū)域和所述第五區(qū)域之間，所述第六區(qū)域摻雜有第一離子，所述第四區(qū)域摻雜有第二離子；

所述第三區(qū)域包括第七區(qū)域、第八區(qū)域和第九區(qū)域，所述第八區(qū)域位于所述第七區(qū)域和所述第九區(qū)域之間，所述第七區(qū)域位于所述第一區(qū)域和所述第八區(qū)域之間，所述第九區(qū)域摻雜有第三離子，所述第七區(qū)域摻雜有第四離子；

所述柵極所在的位置與所述第一區(qū)域?qū)?yīng)，所述源極與所述多晶硅層中位于所述第六區(qū)域的部分接觸，所述漏極與所述多晶硅層中位于所述第九區(qū)域的部分接觸。

2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，其特征在于，所述多晶硅層中位于所述第二區(qū)域的部分和/或所述多晶硅層中位于所述第三區(qū)域的部分用于減少所述薄膜晶體管的漏電流。

3.根據(jù)權(quán)利要求2所述的薄膜晶體管陣列面板，其特征在于，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度與所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度形成第一梯度的濃度分布，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度與所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度形成第二梯度的濃度分布。

4.根據(jù)權(quán)利要求3所述的薄膜晶體管陣列面板，其特征在于，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度大于所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度大于所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度。

5.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其特征在于，所述第一離子、所述第二離子、所述第三離子和所述第四離子均為P離子。

6.一種如權(quán)利要求1所述的薄膜晶體管陣列面板的制作方法，其特征在于，所述方法包括以下步驟：

A、形成第一面板，其中，所述第一面板包括所述基板、所述緩沖層、所述多晶硅層、所述第一絕緣層和所述柵極，其中，所述多晶硅層包括第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第一區(qū)域位于所述第二區(qū)域和所述第三區(qū)域之間，所述柵極所在的位置與所述第一區(qū)域?qū)?yīng)；

B、透過(guò)所述第一絕緣層中位于所述第二區(qū)域和所述第三區(qū)域的部分向所述多晶硅層摻雜所述第一離子、所述第二離子、所述第三離子和所述第四離子，以使得所述第二區(qū)域中的所述第六區(qū)域和所述第三區(qū)域中的所述第九區(qū)域分別摻雜有所述第一離子和所述第三離子，以及使得所述第二區(qū)域中的所述第四區(qū)域和所述第三區(qū)域中的所述第七區(qū)域分別摻雜有所述第二離子和所述第四離子；

C、在所述第一面板上形成所述源極、所述漏極、所述第二絕緣層以及所述顯示器件層，其中，所述源極與所述多晶硅層中位于所述第六區(qū)域的部分接觸，所述漏極與所述多晶硅層中位于所述第九區(qū)域的部分接觸。

7.根據(jù)權(quán)利要求6所述的薄膜晶體管陣列面板的制作方法，其特征在于，所述多晶硅層中位于所述第二區(qū)域的部分和/或所述多晶硅層中位于所述第三區(qū)域的部分用于減少所述薄膜晶體管的漏電流。

8.根據(jù)權(quán)利要求7所述的薄膜晶體管陣列面板的制作方法，其特征在于，所述多晶硅層位于所述第六區(qū)域中的第一離子的摻雜濃度與所述多晶硅層位于所述第四區(qū)域中的所述第二離子的摻雜濃度形成第一梯度的濃度分布，所述多晶硅層位于所述第九區(qū)域中的所述第三離子的摻雜濃度與所述多晶硅層位于所述第七區(qū)域中的所述第四離子的摻雜濃度形成第二梯度的濃度分布。