[發明專利]FPGA芯片上電控制方法、電路及FPGA芯片

有效

• 申請號: 201610119093.9
• 申請日: 2016-03-02
• 公開（公告）號: CN105720958B
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 包朝偉;許聰;林斗勛
• 申請（專利權）人: 浙江大學;深圳市紫光同創電子有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 江婷;李發兵

1.一種FPGA芯片上電控制電路，其特征在于，包括：電壓選擇器，所述電壓選擇器包括輸入電路、比較電路和輸出電路，所述輸入電路用于分別與SRAM電源和FPGA芯片內部核心模塊電源連接；在FPGA芯片上電過程中，所述比較電路用于比較所述SRAM電源和FPGA芯片內部核心模塊電源的輸出電壓，從中選擇出較大的一個電壓作為各SRAM的清零電平；所述輸出電路用于將所述清零電平輸出給所述各SRAM；

所述比較電路包括SRAM電源控制信號產生電路，FPGA芯片內部核心模塊電源控制信號產生電路以及開關電路；所述開關電路包含SRAM電源開關子電路和FPGA芯片內部核心模塊電源開關子電路；

所述SRAM電源開關子電路的輸入端通過所述輸入電路與SRAM電源連接，輸出端通過所述輸出電路與所述各SRAM連接，輸入端與輸出端之間串聯有第一開關器件，所述第一開關器件的控制端與所述SRAM電源控制信號產生電路輸出端連接；

所述FPGA芯片內部核心模塊電源開關子電路的輸入端通過所述輸入電路與FPGA芯片內部核心模塊電源連接，輸出端通過所述輸出電路與所述各SRAM連接，輸入端與輸出端之間串聯有第二開關器件，所述第二開關器件的控制端與所述FPGA芯片內部核心模塊電源控制信號產生電路輸出端連接。

2.如權利要求1所述的FPGA芯片上電控制電路，其特征在于，所述輸出電路分別與所述各SRAM的地址線和數據線控制電路相連。

3.如權利要求1所述的FPGA芯片上電控制電路，其特征在于，所述比較電路還包括復位控制信號產生電路，所述SRAM電源開關子電路還包括與所述第一開關器件并聯的第三開關器件，所述第三開關器件的控制端與所述復位控制信號產生電路輸出端連接。

4.如權利要求1-3任一項所述的FPGA芯片上電控制電路，其特征在于，還包括延時控制電路，所述延時控制電路分別與所述各SRAM的地址線相連，用于在所述各SRAM清零完成后，按照預設順序逐步關閉各SRAM的地址線。

5.如權利要求4所述的FPGA芯片上電控制電路，其特征在于，所述延時控制電路為位移寄存器控制電路。

6.如權利要求5所述的FPGA芯片上電控制電路，其特征在于，所述位移寄存器控制電路包括多個依次相連的子寄存器，且一個子寄存器對應一個SRAM，各所述子寄存器的輸入端與FPGA芯片的時鐘信號發生器相連，輸出端分別與各自對應的SRAM地址線相連；各子寄存器根據所述時鐘信號發生器產生的時鐘信號和預設的地址線關閉控制規則分別對相應的SRAM的地址線進行關閉。

7.如權利要求6所述的FPGA芯片上電控制電路，其特征在于，所述子寄存器包括地址控制碼解碼器，用于接收包含地址線關閉控制規則的地址控制碼，并對其進行解析得到所述地址線關閉控制規則。

8.如權利要求7所述的FPGA芯片上電控制電路，其特征在于，所述地址線關閉控制規則為按預設的順序逐個關閉。

9.一種FPGA芯片，其特征在于，包括至少一個SRAM和如權利要求1-8任一項所述的FPGA芯片上電控制電路，所述FPGA芯片上電控制電路與所述SRAM相連，用于在上電過程中控制所述SRAM清零。