[發明專利]一種占空比矯正電路及增大輸入時鐘范圍的方法有效
| 申請號： | 201610107465.6 | 申請日： | 2016-02-26 |
| 公開（公告）號： | CN105610413B | 公開（公告）日： | 2018-07-27 |
| 發明（設計）人： | 郭曉鋒 | 申請（專利權）人： | 西安紫光國芯半導體有限公司 |
| 主分類號： | H03K3/017 | 分類號： | H03K3/017 |
| 代理公司： | 西安通大專利代理有限責任公司 61200 | 代理人： | 陸萬壽 |
| 地址： | 710075 陜西省西安*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 矯正 電路 增大 輸入 時鐘 范圍 方法 | ||
1.一種占空比矯正電路，其特征在于，包括分頻器、第一DCC延遲鏈、第二DCC延遲鏈、第三DCC延遲鏈、鑒相器、控制器和倍頻器；分頻器的輸入端連接輸入時鐘信號(000)，分頻器的第一差分時鐘輸出端連接倍頻器和第一DCC延遲鏈的時鐘輸入端；分頻器的第二差分時鐘輸出端連接倍頻器、第三DCC延遲鏈的時鐘輸入端和鑒相器的第一輸入端；第一DCC延遲鏈的輸出端連接第二DCC延遲鏈的時鐘輸入端和倍頻器；第二DCC延遲鏈的輸出端連接鑒相器的第二輸入端，鑒相器的輸出端通過控制器連接第一DCC延遲鏈、第二DCC延遲鏈和第三DCC延遲鏈的控制端；第三DCC延遲鏈的輸出端連接倍頻器；
所述分頻器用于將單個輸入時鐘信號(000)轉化為兩個差分輸出時鐘信號：第一分頻信號(000’)和第二分頻信號(000’_n)；第一分頻信號(000’)和第二分頻信號(000’_n)的頻率是輸入時鐘信號(000)頻率的一半；第一分頻信號(000’)和第二分頻信號(000’_n)的上升沿相差一個輸入時鐘周期；第一分頻信號(000’)和第二分頻信號(000’_n)的高低電平脈寬均為一個輸入時鐘周期；
所述倍頻器用于將輸入的四個一半輸入時鐘頻率的時鐘信號進行邏輯運算，得到一個全頻率且占空比50％的輸出時鐘信號；
輸入時鐘信號(000)首先通過分頻器得到差分的半頻率第一分頻信號(000’)和第二分頻信號(000’_n)；第一分頻信號(000’)通過第一DCC延遲鏈得到第一延遲信號(180)，第一延遲信號(180)通過第二DCC延遲鏈得到第二延遲信號(360)；第二分頻信號(000’_n)通過第三DCC延遲鏈得到第三延遲信號(180_n)；
將第二延遲信號(360)和第二分頻信號(000’_n)輸入到鑒相器進行鑒相，鑒相器的輸出信號輸入至控制器進行邏輯運算和移位控制；控制器的輸出控制信號同時控制第一DCC延遲鏈、第二DCC延遲鏈和第三DCC延遲鏈，調整各延遲鏈的延遲時間，最終穩定到第二延遲信號(360)上升沿和第二分頻信號(000’_n)的上升沿對齊；
達到穩態之后，第一分頻信號(000’)、第二分頻信號(000’_n)、第一延遲信號(180)和第三延遲信號(180_n)經過倍頻器，得到一個全頻率且占空比50％的輸出時鐘信號。
2.一種增大輸入時鐘范圍的方法，其特征在于，包括以下步驟：
將輸入時鐘信號(000)首先通過分頻器得到差分的半頻率時鐘信號第一分頻信號(000’)和第二分頻信號(000’_n)；將第一分頻信號(000’)通過第一DCC延遲鏈得到第一延遲信號(180)，第一延遲信號(180)通過第二DCC延遲鏈得到第二延遲信號(360)；將第二分頻信號(000’_n)通過第三DCC延遲鏈得到第三延遲信號(180_n)；
將第二延遲信號(360)和第二分頻信號(000’_n)輸入到鑒相器進行鑒相，鑒相器的輸出信號輸入至控制器進行邏輯運算和移位控制；控制器的輸出控制信號同時控制第一DCC延遲鏈、第二DCC延遲鏈和第三DCC延遲鏈，調整各延遲鏈的延遲時間，最終穩定到第二延遲信號(360)上升沿和第二分頻信號(000’_n)的上升沿對齊；
達到穩態之后，第一分頻信號(000’)、第二分頻信號(000’_n)、第一延遲信號(180)和第三延遲信號(180_n)經過倍頻器，得到一個全頻率且占空比50％的輸出時鐘信號。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安紫光國芯半導體有限公司，未經西安紫光國芯半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610107465.6/1.html，轉載請聲明來源鉆瓜專利網。
