[發(fā)明專利]用于DDR3 SDRAM控制器的功能驗(yàn)證方法及平臺(tái)有效
| 申請?zhí)枺?/td> | 201610098849.6 | 申請日: | 2016-02-22 |
| 公開(公告)號(hào): | CN105654993B | 公開(公告)日: | 2018-11-06 |
| 發(fā)明(設(shè)計(jì))人: | 蔣德 | 申請(專利權(quán))人: | 深圳市紫光同創(chuàng)電子有限公司 |
| 主分類號(hào): | G11C29/56 | 分類號(hào): | G11C29/56 |
| 代理公司: | 深圳鼎合誠知識(shí)產(chǎn)權(quán)代理有限公司 44281 | 代理人: | 江婷;李發(fā)兵 |
| 地址: | 518057 廣東省深圳市南山區(qū)*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 ddr3 sdram 控制器 功能 驗(yàn)證 方法 平臺(tái) | ||
1.一種用于DDR3SDRAM控制器的功能驗(yàn)證方法,其特征在于,包括:
測試用例檢測用戶讀寫操作、特定用戶接口時(shí)序或信號(hào)的正確性;
采用層次化及面向?qū)ο蠹夹g(shù)設(shè)計(jì)的端口監(jiān)控模塊,檢測DDR3SDRAM端口信號(hào)的正確性;
所述端口監(jiān)控模塊檢測DDR3SDRAM端口時(shí)序的正確性包括:將所述DDR3SDRAM端口的信號(hào)以命令為單位封裝為命令業(yè)務(wù),根據(jù)狀態(tài)表對(duì)所述命令業(yè)務(wù)進(jìn)行監(jiān)控分析,根據(jù)分析結(jié)果確定所述DDR3SDRAM端口信號(hào)的正確性。
2.如權(quán)利要求1所述的功能驗(yàn)證方法,其特征在于,所述端口監(jiān)控模塊檢測DDR3SDRAM端口時(shí)序的正確性還包括:設(shè)置所述命令業(yè)務(wù)的主體內(nèi)容、邏輯結(jié)構(gòu)、成員變量及成員方法。
3.如權(quán)利要求2所述的功能驗(yàn)證方法,其特征在于,所述邏輯結(jié)構(gòu)為依次包括命令、非MRS命令、陣列命令、讀寫操作、讀指令類和寫指令類的樹狀邏輯結(jié)構(gòu)。
4.如權(quán)利要求1所述的功能驗(yàn)證方法,其特征在于,所述端口監(jiān)控模塊檢測DDR3SDRAM端口時(shí)序的正確性還包括:根據(jù)所述DDR3SDRAM的工作狀態(tài),更新所述狀態(tài)表;所述工作狀態(tài)正處在讀寫狀態(tài)和不同狀態(tài)之間切換時(shí)的過渡狀態(tài)。
5.如權(quán)利要求1至4任一項(xiàng)所述的功能驗(yàn)證方法,其特征在于,所述測試用例檢測用戶讀寫操作的正確性包括:在所述測試用例中判斷所述用戶讀寫操作的操作結(jié)果是否正確,或者,將所述用戶讀寫操作的操作結(jié)果與參考模型的輸出結(jié)果進(jìn)行比較,判斷所述用戶讀寫操作的操作結(jié)果是否正確。
6.一種用于DDR3SDRAM控制器的功能驗(yàn)證平臺(tái),其特征在于,包括:
測試用例,用于檢測用戶讀寫操作、特定用戶接口時(shí)序或信號(hào)的正確性;
采用層次化及面向?qū)ο蠹夹g(shù)設(shè)計(jì)的端口監(jiān)控模塊,用于檢測DDR3SDRAM端口信號(hào)的正確性;
所述端口監(jiān)控模塊用于將所述DDR3SDRAM端口的信號(hào)以命令為單位封裝為命令業(yè)務(wù),根據(jù)狀態(tài)表對(duì)所述命令業(yè)務(wù)進(jìn)行監(jiān)控分析,根據(jù)分析結(jié)果確定所述DDR3SDRAM端口信號(hào)的正確性。
7.如權(quán)利要求6所述的功能驗(yàn)證平臺(tái),其特征在于,所述端口監(jiān)控模塊還用于設(shè)置所述命令業(yè)務(wù)的主體內(nèi)容、邏輯結(jié)構(gòu)、成員變量及成員方法。
8.如權(quán)利要求7所述的功能驗(yàn)證平臺(tái),其特征在于,所述邏輯結(jié)構(gòu)為依次包括命令、非MRS命令、陣列命令、讀寫操作、讀指令類和寫指令類的樹狀邏輯結(jié)構(gòu)。
9.如權(quán)利要求6所述的功能驗(yàn)證平臺(tái),其特征在于,所述端口監(jiān)控模塊還用于根據(jù)所述DDR3SDRAM的工作狀態(tài),更新所述狀態(tài)表;所述工作狀態(tài)正處在讀寫狀態(tài)和不同狀態(tài)之間切換時(shí)的過渡狀態(tài)。
10.如權(quán)利要求6至9任一項(xiàng)所述的功能驗(yàn)證平臺(tái),其特征在于,所述測試用例用于在所述測試用例中判斷所述用戶讀寫操作的操作結(jié)果是否正確,或者,用于將所述用戶讀寫操作的操作結(jié)果與通過參考模型的輸出結(jié)果進(jìn)行比較,判斷所述用戶讀寫操作的操作結(jié)果是否正確。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市紫光同創(chuàng)電子有限公司,未經(jīng)深圳市紫光同創(chuàng)電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610098849.6/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G11C 靜態(tài)存儲(chǔ)器
G11C29-00 存儲(chǔ)器正確運(yùn)行的校驗(yàn);備用或離線操作期間測試存儲(chǔ)器
G11C29-02 .損壞的備用電路的檢測或定位,例如,損壞的刷新計(jì)數(shù)器
G11C29-04 .損壞存儲(chǔ)元件的檢測或定位
G11C29-52 .存儲(chǔ)器內(nèi)量保護(hù);存儲(chǔ)器內(nèi)量中的錯(cuò)誤檢測
G11C29-54 .設(shè)計(jì)檢測電路的裝置,例如,可測試性設(shè)計(jì)
G11C29-56 .用于靜態(tài)存儲(chǔ)器的外部測試裝置,例如,自動(dòng)測試設(shè)備
- 支持DDR2和DDR3雙內(nèi)存模式的AMD平臺(tái)主板
- DDR2轉(zhuǎn)DDR3子卡
- 一種測試DDR3數(shù)據(jù)有效窗口的方法和裝置
- 一種可兼容DDR2和DDR3的OCD模塊
- 一種降低DDR3內(nèi)存寫操作功耗的實(shí)現(xiàn)方法
- 一種基于國產(chǎn)FT1500A芯片的DDR3接口板級(jí)電源供電設(shè)計(jì)方法
- DDR3接口中的FPGA設(shè)備的復(fù)位、讀寫校準(zhǔn)方法及設(shè)備
- 一種基于DDR3的高速數(shù)據(jù)轉(zhuǎn)存結(jié)構(gòu)
- 一種在DDR3中基于時(shí)分復(fù)用進(jìn)行讀寫控制的裝置
- 一種支持DDR3內(nèi)存的主板及計(jì)算機(jī)
- 一種同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器控制器部分字訪問方法
- 同步動(dòng)態(tài)存儲(chǔ)器的訪問控制方法及同步動(dòng)態(tài)存儲(chǔ)器控制器
- DDRII SDRAM與DDRIII SDRAM的共用模組
- SDRAM存儲(chǔ)器結(jié)構(gòu)及數(shù)據(jù)讀寫方法
- 片外存儲(chǔ)器的總線動(dòng)態(tài)調(diào)頻方法及其系統(tǒng)
- SDRAM測試方法
- SDRAM控制器及對(duì)SDRAM存儲(chǔ)空間的訪問方法
- 一種高效圖像處理系統(tǒng)
- 多存儲(chǔ)列SDRAM控制方法以及SDRAM控制器
- 一種流水式數(shù)字射頻存儲(chǔ)器模塊





