[發明專利]用于測試事務性執行狀態的指令和邏輯

有效

• 申請號: 201610081188.6
• 申請日: 2013-06-19
• 公開（公告）號: CN105760140B
• 公開（公告）日: 2019-09-13
• 發明（設計）人: R·拉吉瓦爾;B·L·托爾;K·K·賴;M·C·梅爾騰;M·G·迪克森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F9/46;G06F11/22
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

本申請公開了用于測試事務性執行狀態的指令和邏輯。公開了用于測試事務性執行狀態的新穎指令、邏輯、方法和裝置。實施例包括解碼用于開始事務性區域的第一指令。響應于該第一指令，產生用于一組架構狀態寄存器的檢查點，并追蹤來自與該第一指令相關聯的事務性區域中的處理元件的存儲器訪問。然后解碼用于檢測該事務性區域的事務性執行的第二指令。響應于解碼第二指令而執行操作，以確定第二指令的執行上下文是否在該事務性區域之內。然后響應于第二指令而更新第一標志。在一些實施例中，響應于第二指令，可選地更新寄存器，和/或可選地更新第二標志。

本發明專利申請是國際申請號為PCT/US2013/046633，國際申請日為2013年06月19日，進入中國國家階段的申請號為201380028480.6，名稱為“用于測試事務性執行狀態的指令和邏輯”的發明專利申請的分案申請。

相關申請

本申請是2012年2月2日提交的指定美國的當前待審的國際申請PCT/US2012/023611的部分繼續申請。在先的該國際申請通過引用結合于此，如同其整體記載于本申請中。

技術領域

本公開一般涉及處理邏輯、微處理器以及相關的指令集架構的領域，這些指令集架構在被處理器或其他處理邏輯所執行時執行邏輯、數學或其他功能性操作。具體地，本公開涉及用于測試事務性執行狀態的指令和邏輯。

背景技術

半導體處理和邏輯設計的進步已允許在集成電路器件上可能存在的邏輯量的增加。因此，計算機系統配置已經從系統中的單個或多個集成電路發展到單個集成電路上存在的多個處理核和多個邏輯處理器。處理器或集成電路通常包括單個處理器管芯，其中處理器管芯可包括任意數量的核或邏輯處理器。

集成電路上日益增加的核和邏輯處理器的數量使得更多軟件線程能夠被并發地執行。然而，可能同時執行的軟件線程的數量的增加已造成與同步軟件線程之間共享的數據有關的問題。用于訪問多核或多邏輯處理器系統中的共享數據的一個常見的解決方案包括使用鎖來保證對共享數據的多個訪問之間的互斥。然而，不斷增加的執行多個軟件線程的能力對鎖定數據產生瓶頸，導致線程要等待其它線程的完成(使它們的執行串行化)，從而降低了使多個線程并發執行的益處。此外，在寫入方試圖修改數據的情況下，一些只讀訪問可使用鎖來確保數據的互斥，這會帶來排斥其它只讀訪問的不希望有的副作用。

例如，考慮保持共享數據的散列表。利用鎖系統，編程者可鎖定整個散列表，從而允許一個線程訪問整個散列表。然而，其它線程的吞吐量和性能可能不利地受影響，因為它們無法訪問散列表中的任何條目，直到該鎖被釋放為止。替代地，散列表中的每個條目可能被鎖定，從而導致軟件中的許多鎖結構。在這樣的構造中，可能需要獲得許多鎖以執行特定任務，這會導致與其它線程的死鎖。無論哪種方式，在將該簡單示例外推到大的可縮放程序中之后，顯然鎖競爭、串行化、精細粒度同步以及死鎖避免的復雜程度變成編程者的極其繁瑣的負擔。

另一種最近的數據同步技術包括使用事務性存儲器(TM)。通常，事務性執行包括原子地執行多個微操作、操作或指令的分組。在上述示例中，兩個線程在散列表內執行，并且它們的存儲器訪問被監控/追蹤。如果兩個線程訪問/改變相同的條目，則可執行沖突化解以確保數據有效性。一種類型的事務性執行包括軟件事務性存儲器(STM)，其中通常在沒有硬件支持的情況下在軟件中執行對存儲器訪問、沖突化解、中止任務以及其它事務性任務的追蹤。另一類型的事務性執行包括硬件事務性存儲器(HTM)系統，其中包括用于支持訪問追蹤、沖突化解以及其它事務性任務的硬件。