[發(fā)明專利]電容器件及其形成方法

有效

• 申請?zhí)枺?/td>: 201610079741.2
• 申請日: 2016-02-03
• 公開（公告）號: CN107039535B
• 公開（公告）日: 2019-12-31
• 發(fā)明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/94
• 分類號: H01L29/94;H01L21/02
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 徐文欣;吳敏

一種電容器件及其形成方法，所述電容器件包括：襯底，所述襯底包括有源區(qū)；位于所述襯底的有源區(qū)表面的主柵極結構、以及分別位于主柵極結構兩側的第一偽柵極結構；分別位于所述主柵極結構兩側的襯底有源區(qū)內的摻雜區(qū)，所述摻雜區(qū)位于相鄰主柵極結構和第一偽柵極結構之間；分別位于所述主柵極結構兩側的第一導電結構，所述第一導電結構位于主柵極結構一側的摻雜區(qū)表面和第一偽柵極結構表面。所述電容器的性能改善。

技術領域

本發(fā)明涉及半導體制造技術領域，尤其涉及一種電容器件及其形成方法。

背景技術

金屬-氧化物-半導體結構電容器(MOS Varactor)被廣泛應用于邏輯電路或閃存存儲器電路中，用于防止噪音和模擬器件的頻率解調。

現有的金屬-氧化物-半導體結構電容器包括：半導體基底；位于所述半導體基底內的阱區(qū)；位于所述半導體基底內的隔離結構，且所述隔離結構包圍所述阱區(qū)；位于所述阱區(qū)表面的柵極結構；位于所述柵極結構兩側的阱區(qū)內的摻雜區(qū)，所述摻雜區(qū)和阱區(qū)內具有相同導電類型的摻雜離子。其中，所述柵極結構包括位于半導體基底上的柵介質層、以及位于柵介質層表面的柵極層。所述柵極層和阱區(qū)作為電容器的電極，而位于柵極層和阱區(qū)之間的柵介質層作為電容器兩電極之間的介質層。

為了縮小半導體器件的尺寸、提高半導體器件的密度，能夠基于鰭式結構形成金屬-氧化物-半導體結構電容器。具體的，上述半導體基底包括襯底以及位于襯底表面的鰭部；所述隔離結構位于襯底表面，而所述阱區(qū)形成于所述鰭部內；所述柵極結構橫跨于所述鰭部側壁和頂部表面。

然而，隨著半導體器件的密度不斷提高，依舊給金屬-氧化物-半導體結構電容器的性能帶來了不良影響，有待進一步改進。

發(fā)明內容

本發(fā)明解決的問題是提供一種電容器件及其形成方法，所述電容器的性能改善。

為解決上述問題，本發(fā)明提供一種電容器件的形成方法，包括：襯底，所述襯底包括有源區(qū)；位于所述襯底的有源區(qū)表面的主柵極結構、以及分別位于主柵極結構兩側的第一偽柵極結構；分別位于所述主柵極結構兩側的襯底有源區(qū)內的摻雜區(qū)，所述摻雜區(qū)位于相鄰主柵極結構和第一偽柵極結構之間；分別位于所述主柵極結構兩側的第一導電結構，所述第一導電結構位于主柵極結構一側的摻雜區(qū)表面和第一偽柵極結構表面。

可選的，所述第一導電結構包括：位于摻雜區(qū)表面的第一導電插塞、以及位于第一導電插塞頂部表面和第一偽柵極結構頂部表面的第一導電層。

可選的，還包括：位于所述襯底內的隔離結構，所述隔離結構包圍所述有源區(qū)。

可選的，還包括：位于所述隔離結構表面的第二偽柵極結構。

可選的，還包括：位于所述隔離結構表面的第二導電結構，所述第二導電結構位于所述第一偽柵極結構和第二偽柵極結構之間。

可選的，所述第二導電結構與所述第二偽柵極結構電連接。

可選的，所述第二導電結構與所述第一導電結構或所述第一偽柵極結構電連接。

可選的，所述摻雜區(qū)包括：位于所述主柵極結構兩側的襯底內的開口；位于所述開口內的外延層。

可選的，所述外延層的材料為硅鍺，所述外延層內摻雜有P型離子；所述外延層的材料為磷化硅或碳化硅，所述外延層內摻雜有N型離子。

可選的，還包括：位于所述襯底有源區(qū)內的第一阱區(qū)，所述第一阱區(qū)內摻雜有第一類型離子；所述第一類型離子為P型離子或N型離子。

可選的，所述摻雜區(qū)內摻雜有第一類型離子。

可選的，位于所述第一阱區(qū)底部的襯底內的第二阱區(qū)，所述第二阱區(qū)內摻雜有第二類型離子；所述第二類型離子為N型離子或P型離子。