[發(fā)明專利]追蹤電路及靜態(tài)隨機(jī)存取存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201610079638.8
• 申請(qǐng)日: 2016-02-03
• 公開(kāi)（公告）號(hào): CN107039060B
• 公開(kāi)（公告）日: 2019-05-28
• 發(fā)明（設(shè)計(jì)）人: 陳雙文;郝旭丹;方偉
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司
• 主分類號(hào): G11C7/12
• 分類號(hào): G11C7/12;G11C11/413
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種追蹤電路，用于靜態(tài)隨機(jī)存取存儲(chǔ)器，所述靜態(tài)隨機(jī)存取存儲(chǔ)器包括：靈敏放大器和至少一個(gè)靜態(tài)隨機(jī)存取位單元電路，所述靜態(tài)隨機(jī)存取位單元電路在字線信號(hào)控制下漏電；其特征在于，包括：

互相并聯(lián)的多個(gè)使能時(shí)間模擬電路，所述多個(gè)使能時(shí)間模擬電路的輸入端接收所述靜態(tài)隨機(jī)存取存儲(chǔ)器的字線信號(hào)的鏡像信號(hào)，所述多個(gè)使能時(shí)間模擬電路適于模擬所述靜態(tài)隨機(jī)存取位單元電路的漏電，以得到漏電時(shí)間追蹤信號(hào)；

驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路的輸入端連接所述使能時(shí)間模擬電路的輸出端，并根據(jù)所述漏電時(shí)間追蹤信號(hào)產(chǎn)生所述靈敏放大器的使能信號(hào)；

所述使能時(shí)間模擬電路包括：

追蹤位單元電路，所述追蹤位單元電路的輸入端連接所述使能時(shí)間模擬電路的輸入端，所述追蹤位單元電路輸出第一邏輯信號(hào)；

負(fù)載位單元電路，所述負(fù)載位單元電路的輸入端連接所述追蹤位單元電路的輸出端，所述負(fù)載位單元電路適于為所述追蹤位單元電路提供相當(dāng)于所述靜態(tài)隨機(jī)存取位單元電路的負(fù)載，所述追蹤位單元電路在所述字線信號(hào)的鏡像信號(hào)控制下驅(qū)動(dòng)所述負(fù)載位單元電路，以模擬所述靜態(tài)隨機(jī)存取位單元電路的漏電；

反相電路，所述反相電路的輸入端連接所述追蹤位單元電路的輸出端，所述反相電路的輸出端輸出所述漏電時(shí)間追蹤信號(hào)。

2.如權(quán)利要求1所述的追蹤電路，其特征在于，所述靜態(tài)隨機(jī)存取位單元電路具有第一鎖存點(diǎn)和第二鎖存點(diǎn)，包括：第一NMOS晶體管、第二NMOS晶體管、第一PMOS晶體管、第二PMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管；其中，

所述第一NMOS晶體管的柵極連接所述第一PMOS晶體管的柵極，并連接所述第二NMOS晶體管的漏極以及所述第二PMOS晶體管的漏極，所述第一NMOS晶體管的源極接地，所述第一NMOS晶體管的漏極連接所述第一PMOS晶體管的漏極，并連接所述第二NMOS晶體管的柵極以及所述第二PMOS晶體管的柵極；

所述第二NMOS晶體管的源極接地；

所述第一PMOS晶體管的源極連接電源；

所述第二PMOS晶體管的源極連接電源；

所述第一NMOS晶體管的漏極連接所述第一鎖存點(diǎn)；

所述第二NMOS晶體管的漏極連接所述第二鎖存點(diǎn)；

所述第三NMOS晶體管的漏極連接所述第一鎖存點(diǎn)；

所述第四NMOS晶體管的漏極連接所述第二鎖存點(diǎn)。

3.如權(quán)利要求2所述的追蹤電路，其特征在于，所述追蹤位單元電路包括至少一個(gè)所述靜態(tài)隨機(jī)存取位單元電路，其中，

所述靜態(tài)隨機(jī)存取位單元電路中的第一鎖存點(diǎn)連接電源或地；

或者，所述靜態(tài)隨機(jī)存取位單元電路中的第二鎖存點(diǎn)連接電源或地；

所述第三NMOS晶體管的柵極連接所述字線信號(hào)的鏡像信號(hào)，所述第三NMOS晶體管的漏極輸出所述第一邏輯信號(hào)；

或者，所述第四NMOS晶體管的柵極連接所述字線信號(hào)的鏡像信號(hào)，所述第四NMOS晶體管的漏極輸出所述第一邏輯信號(hào)。

4.如權(quán)利要求2所述的追蹤電路，其特征在于，所述負(fù)載位單元電路包括至少一個(gè)所述靜態(tài)隨機(jī)存取位單元電路，其中，

所述第三NMOS晶體管的柵極接地，所述第三NMOS晶體管的漏極輸入所述第一邏輯信號(hào)；

或者，所述第四NMOS晶體管的柵極接地，所述第四NMOS晶體管的漏極輸入所述第一邏輯信號(hào)。

5.如權(quán)利要求1所述的追蹤電路，其特征在于，所述反相電路包括：第三PMOS晶體管和第五NMOS晶體管，其中，

所述第三PMOS晶體管的源極接電源，所述第三PMOS晶體管的柵極連接所述第五NMOS晶體管的柵極并連接所述反相電路的輸入端，所述第三PMOS晶體管的漏極連接所述第五NMOS晶體管的漏極并連接所述反相電路的輸出端；

所述第五NMOS晶體管的源極接地。

6.如權(quán)利要求1所述的追蹤電路，其特征在于，所述驅(qū)動(dòng)電路包括：

邏輯電路，所述邏輯電路的輸入端連接所述驅(qū)動(dòng)電路的輸入端，用于對(duì)所述漏電時(shí)間追蹤信號(hào)進(jìn)行邏輯運(yùn)算，得到第二邏輯信號(hào)；

驅(qū)動(dòng)增強(qiáng)電路，用于增強(qiáng)所述第二邏輯信號(hào)的驅(qū)動(dòng)能力，所述驅(qū)動(dòng)增強(qiáng)電路的輸出端輸出所述靈敏放大器的使能信號(hào)。

7.一種靜態(tài)隨機(jī)存取存儲(chǔ)器，其特征在于，包括1至6任一項(xiàng)所述的追蹤電路。