[發明專利]一種非標準PCIe3.0接口測試方法與系統

在審

• 申請號: 201610077603.0
• 申請日: 2016-02-03
• 公開（公告）號: CN105743737A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 廖祺;張柯柯;龔艷鴻
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04B17/15;H04B17/29
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

技術領域

本發明涉及信號完整性驗證領域，特別是涉及一種非標準PCIe接口測試方法與系統。

背景技術

目前業內通用的是X1、X4、X8、X16寬度的標準PCIe3.0接口。并且，PCIe協會對主板上標準PCIe3.0接口的引腳定義和測試流程及測試規范有嚴格要求。同時，標準PCIe3.0插卡制作和驗證都同樣需要滿足PCIe協會的要求。這樣的話，就能夠保證任意一張標準的PCIe3.0插卡插在任何一塊主板的標準PCIe3.0接口上都能正常使用。

然而PCIe協會并沒有對非標準的PCIe3.0接口做出明確引腳定義，而且各個公司在主板設計的過程中，即使是相同型號的非標準PCIe3.0接口都可能有不同的引腳定義。所以，并非任意一張非標準PCIe3.0插卡都能在任意主板上的非標準PCIe3.0接口上使用。非標準PCIe3.0插卡在制卡時，會根據主板的設計專門設計插卡。因此，沒有一套完整的信號驗證方案來規范主板上非標準PCIe3.0接口測試流程。對于非標準的PCIe3.0插卡，同樣沒有一套完整的信號驗證方案。

發明內容

有鑒于此，本發明的主要目的在于提供一種非標準PCIe3.0接口測試方法與系統，可以有效地進行非標準PCIe3.0接口的測試。

為實現上述目的，本發明提供了一種非標準PCIe3.0接口測試方法，包括：

分別對待測主板PCIe3.0接口進行發射性能測試和接收性能測試；

當所述發射性能測試與所述接收性能測試均通過時，確定所述待測主板PCIe3.0接口通過測試；

對待測主板PCIe3.0接口進行發射性能測試包括：

獲取所述待測主板PCIe3.0接口的存儲波形；

根據所述存儲波形分析發射信號和參考時鐘信號，得到眼圖；

根據所述眼圖判斷是否通過發射性能測試；

對待測主板PCIe3.0接口進行接收性能測試包括：

令CPU進入Loopback模式；

向所述CPU的接收信號中加入預設抖動信號；

獲取所述CPU的發射端的發射信號；

根據所述CPU的發射信號與所述CPU的接收信號計算誤碼率，判斷所述誤碼率是否小于預設誤碼率閾值，如果是則確定通過接收性能測試。

優選地，確定所述待測主板PCIe3.0接口通過測試后還包括：

對非標準PCIe3.0插卡進行測試。

優選地，對非標準PCIe3.0插卡進行測試包括：

獲取非標準測試夾具的S參數與所述非標準PCIe3.0插卡的S參數；

判斷所述非標準PCIe3.0插卡的S參數是否大于所述非標準測試夾具的S參數，如果是，則確定所述非標準PCIe3.0插卡通過測試。

優選地，所述S參數包括插入損耗和回波損耗。

本發明還提供了一種非標準PCIe3.0接口測試系統，包括：

主板測試模塊，用于分別對待測主板PCIe3.0接口進行發射性能測試和接收性能測試；

判斷模塊，用于當所述發射性能測試與所述接收性能測試均通過時，確定所述待測主板PCIe3.0接口通過測試；

所述主板測試模塊包括發射性能測試子模塊和接收性能測試子模塊；

所述發射性能測試子模塊用于：

獲取所述待測主板PCIe3.0接口的存儲波形；

根據所述存儲波形分析發射信號和參考時鐘信號，得到眼圖；

根據所述眼圖判斷是否通過發射性能測試；

所述接收性能測試子模塊用于：

令CPU進入Loopback模式；

向所述CPU的接收信號中加入預設抖動信號；

獲取所述CPU的發射端的發射信號；

根據所述CPU的發射信號與所述CPU的接收信號計算誤碼率，判斷所述誤碼率是否小于預設誤碼率閾值，如果是則確定通過接收性能測試。

優選地，所述非標準PCIe3.0接口測試系統還包括：

插卡測試模塊，用于對非標準PCIe3.0插卡進行測試。

優選地，所述插卡測試模塊具體用于：

獲取非標準測試夾具的S參數與所述非標準PCIe3.0插卡的S參數；

判斷所述非標準PCIe3.0插卡的S參數是否大于所述非標準測試夾具的S參數，如果是，則確定所述非標準PCIe3.0插卡通過測試。

優選地，所述S參數包括插入損耗和回波損耗。