[發(fā)明專利]一種非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試方法與系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201610077603.0
• 申請(qǐng)日: 2016-02-03
• 公開（公告）號(hào): CN105743737A
• 公開（公告）日: 2016-07-06
• 發(fā)明（設(shè)計(jì)）人: 廖祺;張柯柯;龔艷鴻
• 申請(qǐng)（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號(hào): H04L12/26
• 分類號(hào): H04L12/26;H04B17/15;H04B17/29
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試方法，其特征在于，包括：

分別對(duì)待測(cè)主板PCIe3.0接口進(jìn)行發(fā)射性能測(cè)試和接收性能測(cè)試；

當(dāng)所述發(fā)射性能測(cè)試與所述接收性能測(cè)試均通過時(shí)，確定所述待測(cè)主板PCIe3.0接口通過測(cè)試；

對(duì)待測(cè)主板PCIe3.0接口進(jìn)行發(fā)射性能測(cè)試包括：

獲取所述待測(cè)主板PCIe3.0接口的存儲(chǔ)波形；

根據(jù)所述存儲(chǔ)波形分析發(fā)射信號(hào)和參考時(shí)鐘信號(hào)，得到眼圖；

根據(jù)所述眼圖判斷是否通過發(fā)射性能測(cè)試；

對(duì)待測(cè)主板PCIe3.0接口進(jìn)行接收性能測(cè)試包括：

令CPU進(jìn)入Loopback模式；

向所述CPU的接收信號(hào)中加入預(yù)設(shè)抖動(dòng)信號(hào)；

獲取所述CPU的發(fā)射端的發(fā)射信號(hào)；

根據(jù)所述CPU的發(fā)射信號(hào)與所述CPU的接收信號(hào)計(jì)算誤碼率，判斷所述誤碼率是否小于預(yù)設(shè)誤碼率閾值，如果是則確定通過接收性能測(cè)試。

2.根據(jù)權(quán)利要求1所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試方法，其特征在于，確定所述待測(cè)主板PCIe3.0接口通過測(cè)試后還包括：

對(duì)非標(biāo)準(zhǔn)PCIe3.0插卡進(jìn)行測(cè)試。

3.根據(jù)權(quán)利要求2所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試方法，其特征在于，對(duì)非標(biāo)準(zhǔn)PCIe3.0插卡進(jìn)行測(cè)試包括：

獲取非標(biāo)準(zhǔn)測(cè)試夾具的S參數(shù)與所述非標(biāo)準(zhǔn)PCIe3.0插卡的S參數(shù)；

判斷所述非標(biāo)準(zhǔn)PCIe3.0插卡的S參數(shù)是否大于所述非標(biāo)準(zhǔn)測(cè)試夾具的S參數(shù)，如果是，則確定所述非標(biāo)準(zhǔn)PCIe3.0插卡通過測(cè)試。

4.根據(jù)權(quán)利要求3所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試方法，其特征在于，所述S參數(shù)包括插入損耗和回波損耗。

5.一種非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試系統(tǒng)，其特征在于，包括：

主板測(cè)試模塊，用于分別對(duì)待測(cè)主板PCIe3.0接口進(jìn)行發(fā)射性能測(cè)試和接收性能測(cè)試；

判斷模塊，用于當(dāng)所述發(fā)射性能測(cè)試與所述接收性能測(cè)試均通過時(shí)，確定所述待測(cè)主板PCIe3.0接口通過測(cè)試；

所述主板測(cè)試模塊包括發(fā)射性能測(cè)試子模塊和接收性能測(cè)試子模塊；

所述發(fā)射性能測(cè)試子模塊用于：

獲取所述待測(cè)主板PCIe3.0接口的存儲(chǔ)波形；

根據(jù)所述存儲(chǔ)波形分析發(fā)射信號(hào)和參考時(shí)鐘信號(hào)，得到眼圖；

根據(jù)所述眼圖判斷是否通過發(fā)射性能測(cè)試；

所述接收性能測(cè)試子模塊用于：

令CPU進(jìn)入Loopback模式；

向所述CPU的接收信號(hào)中加入預(yù)設(shè)抖動(dòng)信號(hào)；

獲取所述CPU的發(fā)射端的發(fā)射信號(hào)；

根據(jù)所述CPU的發(fā)射信號(hào)與所述CPU的接收信號(hào)計(jì)算誤碼率，判斷所述誤碼率是否小于預(yù)設(shè)誤碼率閾值，如果是則確定通過接收性能測(cè)試。

6.根據(jù)權(quán)利要求5所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試系統(tǒng)，其特征在于，還包括：

插卡測(cè)試模塊，用于對(duì)非標(biāo)準(zhǔn)PCIe3.0插卡進(jìn)行測(cè)試。

7.根據(jù)權(quán)利要求6所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試系統(tǒng)，其特征在于，所述插卡測(cè)試模塊具體用于：

獲取非標(biāo)準(zhǔn)測(cè)試夾具的S參數(shù)與所述非標(biāo)準(zhǔn)PCIe3.0插卡的S參數(shù)；

判斷所述非標(biāo)準(zhǔn)PCIe3.0插卡的S參數(shù)是否大于所述非標(biāo)準(zhǔn)測(cè)試夾具的S參數(shù)，如果是，則確定所述非標(biāo)準(zhǔn)PCIe3.0插卡通過測(cè)試。

8.根據(jù)權(quán)利要求7所述的非標(biāo)準(zhǔn)PCIe3.0接口測(cè)試系統(tǒng)，其特征在于，所述S參數(shù)包括插入損耗和回波損耗。