[發明專利]一種遲滯比較器

有效

• 申請號: 201610074392.5
• 申請日: 2016-02-02
• 公開（公告）號: CN105763177B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 王碩;唐濤;石廣;劉海林
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本發明公開了一種遲滯比較器，包括兩級運算放大器，用于提供增益；正反饋電路，用于根據其設置參數獲取對應的閾值電壓；使能控制電路，用于通過輸出使能信號控制所述遲滯比較器處于工作狀態或靜態。該遲滯比較器，在運算放大器的內部引入正反饋電路有利于集成，通過正反饋電路相關參數的調整可以獲取不同的閾值電壓，使得遲滯比較器具有良好的輸出特性。此外，由于加入了使能控制電路，通過使能控制電路的輸出信號可以控制遲滯比較器的狀態，有利于降低遲滯比較器的功耗。

技術領域

本發明涉及電子技術領域，特別是涉及一種遲滯比較器。

背景技術

比較器以模擬信號和參考電壓作為輸入，以只有高低電平的二值數字信號作為輸出，可用作模擬電路和數字電路的接口電路。一般比較器在閾值電壓附近的噪聲影響很大，而遲滯比較器引入了正反饋，在閾值點處產生“遲滯”特性，具有很強的抗干擾能力。現有技術中采用集成運放外部正反饋結構，這種結構不利于電路的集成且具有較高功耗。此外，閾值電壓不能夠調整，導致具有遲滯特性的輸出特性較差。

由此可見，如何調整閾值電壓以得到良好的輸出特性是本領域技術人員亟待解決的問題。

發明內容

本發明的目的是提供一種遲滯比較器，用于調整閾值電壓以得到良好的輸出特性。

為解決上述技術問題，本發明提供一種遲滯比較器，包括兩級運算放大器，用于提供增益；正反饋電路，用于根據其設置參數獲取對應的閾值電壓；使能控制電路，用于通過輸出使能信號控制所述遲滯比較器處于工作狀態或靜態；

所述兩級運算放大器包括：差分放大電路、第三NMOS和電流源；

所述正反饋電路包括：第一反相器、第二反相器、第五NMOS、第六NMOS；

其中，所述第六NMOS的柵極與所述差分放大電路連接，所述第六NMOS的漏極與所述差分放大電路和所述第三NMOS的柵極連接，所述第六NMOS的源極與所述第五NMOS的漏極連接，所述第五NMOS的源極和所述第三NMOS的源極接地，所述第一反相器的輸入端和所述第三NMOS與所述電流源連接，所述第二反相器的輸入端與所述第一反相器的輸出端連接，所述第二反相器的輸出端作為所述遲滯比較器的輸出端，并與所述第五NMOS的柵極連接。

優選地，所述差分放大電路具體包括：第一PMOS、第二PMOS、第一NMOS和第二NMOS；

其中，所述第一PMOS的柵極與輸入電壓端連接，所述第一PMOS的源極和所述第二PMOS的源極與所述電流源連接，所述第一PMOS的漏極與所述第一NMOS的漏極和所述第一NMOS的柵極連接，所述第二PMOS的柵極與參考電壓端連接，所述第二PMOS的漏極與所述第二NMOS的漏極和所述第六NMOS的漏極連接，所述第一NMOS的柵極和第二NMOS的柵極連接，并與所述第六NMOS的柵極連接，所述第一NMOS的源極和第二NMOS的源極接地。

優選地，所述正反饋電路還包括第四NMOS；

其中，所述第四NMOS的柵極與所述NMOS漏極連接，并與所述第六NMOS的漏極和所述第三NMOS的柵極連接，所述第四NMOS的源極與所述第三NMOS的漏極和所述第一反相器的輸入端連接。

優選地，所述使能控制電路具體包括：第三反相器、第六PMOS、第七NMOS、第八NMOS和第九NMOS；