[發明專利]一種遲滯比較器

有效

• 申請號: 201610074392.5
• 申請日: 2016-02-02
• 公開（公告）號: CN105763177B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 王碩;唐濤;石廣;劉海林
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

1.一種遲滯比較器，其特征在于，包括兩級運算放大器，用于提供增益；正反饋電路，用于根據其設置參數獲取對應的閾值電壓；使能控制電路，用于通過輸出使能信號控制所述遲滯比較器處于工作狀態或靜態；

所述兩級運算放大器包括：差分放大電路、第三NMOS和電流源；

所述正反饋電路包括：第一反相器、第二反相器、第五NMOS、第六NMOS；

其中，所述第六NMOS的柵極與所述差分放大電路連接，所述第六NMOS的漏極與所述差分放大電路和所述第三NMOS的柵極連接，所述第六NMOS的源極與所述第五NMOS的漏極連接，所述第五NMOS的源極和所述第三NMOS的源極接地，所述第一反相器的輸入端和所述第三NMOS與所述電流源連接，所述第二反相器的輸入端與所述第一反相器的輸出端連接，所述第二反相器的輸出端作為所述遲滯比較器的輸出端，并與所述第五NMOS的柵極連接。

2.根據權利要求1所述的遲滯比較器，其特征在于，所述差分放大電路具體包括：第一PMOS、第二PMOS、第一NMOS和第二NMOS；

其中，所述第一PMOS的柵極與輸入電壓端連接，所述第一PMOS的源極和所述第二PMOS的源極與所述電流源連接，所述第一PMOS的漏極與所述第一NMOS的漏極和所述第一NMOS的柵極連接，所述第二PMOS的柵極與參考電壓端連接，所述第二PMOS的漏極與所述第二NMOS的漏極和所述第六NMOS的漏極連接，所述第一NMOS的柵極和第二NMOS的柵極連接，并與所述第六NMOS的柵極連接，所述第一NMOS的源極和第二NMOS的源極接地。

3.根據權利要求2所述的遲滯比較器，其特征在于，所述正反饋電路還包括第四NMOS；

其中，所述第四NMOS的柵極與所述第四NMOS漏極連接，并與所述第六NMOS的漏極和所述第三NMOS的柵極連接，所述第四NMOS的源極與所述第三NMOS的漏極和所述第一反相器的輸入端連接。

4.根據權利要求3所述的遲滯比較器，其特征在于，所述使能控制電路具體包括：第三反相器、第六PMOS、第七NMOS、第八NMOS和第九NMOS；

其中，所述第三反相器的輸入端和所述第六PMOS的柵極作為所述使能控制電路的輸入端，所述第三反相器的輸出端與所述第七NMOS的柵極、所述第八NMOS的柵極、所述第九NMOS的柵極和所述電流源連接，所述第七NMOS的漏極與所述第一NMOS的柵極和第二NMOS的柵極均連接，所述第八NMOS的漏極與所述第四NMOS的柵極連接，所述第九NMOS的漏極與所述第一反相器的輸入端連接，所述第七NMOS的源極、所述第八NMOS的源極、所述第九NMOS的源極接地，所述第六PMOS的源極與電源正端連接，所述第六PMOS的漏極與所述電流源連接。

5.根據權利要求4所述的遲滯比較器，其特征在于，所述電流源具體包括第三PMOS、第四PMOS、第五PMOS和第七PMOS；

其中，所述第三PMOS的源極、所述第四PMOS的源極和所述第五PMOS的源極均與所述第六PMOS的源極連接，所述第三PMOS的漏極和所述第三PMOS的柵極連接，并與所述第七PMOS的源極和所述第六PMOS的漏極連接，所述第四PMOS的柵極、所述第三PMOS的柵極和所述第五PMOS的柵極均連接，所述第四PMOS的漏極與所述第一PMOS的源極和所述第二PMOS的源極連接，所述第五PMOS的漏極與所述第一反相器的輸入端連接，所述第七PMOS的漏極與偏置電路的輸入端連接，所述第七PMOS的柵極與所述第三反相器的輸出端連接。

6.根據權利要求1或5所述的遲滯比較器，其特征在于，所述使能控制電路的輸入端的輸入信號為1時，控制所述遲滯比較器處于工作狀態；

所述使能控制電路的輸入端的輸入信號為0時，控制所述遲滯比較器處于靜態。