[發明專利]一種用于單粒子加固FPGA的多閾值非對稱配置存儲器

有效

• 申請號: 201610070862.0
• 申請日: 2016-02-02
• 公開（公告）號: CN105741868B
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 趙元富;陳雷;張智龍;李學武;張彥龍;孫華波;王文鋒;倪劼
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

一種用于單粒子加固FPGA的多閾值非對稱配置存儲器。本發明的配置存儲器使用多個不等閾值與不同寬長比溝道的MOS管以及上拉作用的PMOS管，其電路、版圖、工藝參數三方面的不對稱，實現了配置存儲器在FPGA上電之后與清零之前的初始狀態全部為“0”。本發明的配置存儲器由8個PMOS管和8個NMOS管組成。其中8個PMOS管，有2個閾值較高且寬長比更小，以及有兩組分別采用了2個PMOS管構成兩個上拉作用電路；另外8個NMOS管，有2個閾值較高且寬長比更小。本發明的配置存儲器具有多閾值非對稱的特性，上電后的配置存儲器具有確定的初始值，避免互連矩陣產生“1”和“0”的競爭路徑，有效消除FPGA的上電浪涌電流。

技術領域

本發明涉及一種用于單粒子加固FPGA的多閾值非對稱配置存儲器，是一種消除FPGA上電浪涌電流的配置存儲器，屬于集成電路領域。

背景技術

現場可編程邏輯門陣列(以下簡稱FPGA)根據配置信息可以實現不同的邏輯功能。SRAM型FPGA內使用由SRAM單元組成的配置存儲器陣列存儲用戶的配置信息，由SRAM單元組成的配置幀可以無限次反復燒寫，使FPGA的應用具有極大的靈活性，特別適合航天工程對宇航用器件的高可靠、多品種、小批量的特色要求，廣泛應用于航天工程中廣泛應用于航天工程中。

但SRAM單元上電后的初始邏輯狀態隨機為“0”或“1”，這導致FPGA器件上電完成后配置數據加載之前內部邏輯混亂，內部的邏輯沖突導致FPGA需要消耗很大的電流，稱為上電浪涌電流。上電浪涌電流的存在極大的影響了FPGA的使用。

發明內容

本發明解決的技術問題為：克服現有技術不足，提供一種用于單粒子加固FPGA的配置存儲器，通過在工藝上使MOS管的閾值不同，在版圖上修改使MOS管的寬長比不同，在電路功能上使用PMOS管的上拉作用，綜合實現配置存儲器在上電過程的內部不對稱，固定了上電后的輸出邏輯電平，有效消除上電浪涌電流。

本發明的技術方案為：一種用于單粒子加固FPGA的多閾值非對稱配置存儲器，包括PMOS管M1，PMOS管M2，PMOS管M3，PMOS管M4，NMOS管M5，NMOS管M6，NMOS管M7，NMOS管M8，NMOS管M9，NMOS管M10，NMOS管M11，NMOS管M12，還包括：PMOS管M13,PMOS管M14,PMOS管M15,PMOS管M16；

PMOS管M1的柵極連接PMOS管M4的漏極、NMOS管M7的漏極、NMOS管M8的漏極和NMOS管M11的漏極，PMOS管M1的源極連接電源，PMOS管M1的漏極連接PMOS管M2的柵極、NMOS管M5的漏極、NMOS管M8的柵極和NMOS管M12的漏極；PMOS管M2的柵極連接PMOS管M1的漏極、NMOS管M5的漏極、NMOS管M8的柵極和NMOS管M12的漏極，PMOS管M2的源極連接電源，PMOS管M2的漏極連接PMOS管M3的柵極、NMOS管M5的柵極、NMOS管M6的漏極、NMOS管M9的漏極和輸出端Z；PMOS管M3的柵極連接PMOS管M2的漏極、NMOS管M5的柵極、NMOS管M6的漏極、NMOS管M9的漏極和輸出端Z，PMOS管M3的源極連接電源，PMOS管M3的漏極連接PMOS管M4的柵極、NMOS管M6的柵極、NMOS管M7的漏極、NMOS管M10的漏極和輸出端ZN；PMOS管M4的柵極連接PMOS管M3的漏極、NMOS管M6的柵極、NMOS管M7的漏極、NMOS管M10的漏極和輸出端ZN，PMOS管M4的源極連接電源，PMOS管M4的漏極連接PMOS管M1的柵極、NMOS管M7的柵極、NMOS管M8的漏極和NMOS管M11的漏極；