[發明專利]超級結器件在審
| 申請號: | 201610064123.0 | 申請日: | 2016-01-29 |
| 公開(公告)號: | CN105529365A | 公開(公告)日: | 2016-04-27 |
| 發明(設計)人: | 王飛 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L29/10 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 超級 器件 | ||
技術領域
本發明涉及半導體集成電路制造領域,特別是指一種超級結器件。
背景技術
超級結功率器件是一種發展迅速、應用廣泛的新型功率半導體器件。它是在雙擴散 金屬氧化物半導體(DMOS)的基礎上,通過引入超級結(SuperJunction)結構,除了 具備DMOS輸入阻抗高、開關速度快、工作頻率高、熱穩定好、驅動電路簡單、易于集 成等特點外,還克服了DMOS的導通電阻隨著擊穿電壓成2.5次方關系增加的缺點。目 前超級結DMOS已廣泛應用于面向個人電腦、筆記本電腦、上網本、手機、照明(高壓 氣體放電燈)產品以及電視機(液晶或等離子電視機)和游戲機等消費電子產品的電源 或適配器。
目前超級結功率器件的制備工藝主要分成兩大類,一種是利用多次外延和注入的方 式在N型外延襯底上形成P柱;另外一種是在深溝槽刻蝕加P柱填充的方式形成。
現有的深槽型超級結器件,如圖1所示,在襯底或外延中具有P柱,P柱之上為體 區,P柱位于體區的中心處形成一種平衡的左右對稱狀態。體區之間為JFET區域,外延 之上體區之間為柵極。圖2是器件的俯視圖。為了進一步降低導通電阻,必須要用更低 電阻的外延基片,同時為了保持擊穿電壓不下降,需要將深槽的間距不斷縮短,來保證 耗盡區能夠在溝槽之間完全展開。相對大尺寸深槽間距的超級結產品,深槽間的空間有 足夠大用來形成對稱的雙溝道器件結構,而隨著溝槽之間距離的減小,沒有足夠空間形 成雙溝道。而溝槽間距的降低,會限制JFET區域的大小,影響到器件的溝道長度,提 高導通電阻。
基于現有結構,如圖3及圖4所示(圖4為俯視圖),縮小P柱之間距離,會引起 JFET區域電阻增大,如果增加JFET注入還會影響MOSFET溝道的濃度和有效長度。
發明內容
本發明所要解決的技術問題是提供一種超級結器件,其具有耐擊穿的性能,同時又 保證器件的開啟電壓和低導通電阻特性。
為解決上述問題,本發明提供一種超級結器件,在N型外延中具有P柱和體區,所 述P柱位于體區的下方,P柱呈平行溝槽型;體區之間的區域為JFET區域,外延表面具 有柵極,所述柵極位于體區之間的硅表面,并且柵極與P柱溝槽平行;位于體區之下的 P柱,其一側與體區的邊界對齊,P柱的另一側在體區的另一側邊界范圍內,且與柵極 的一側對齊,與柵極沒有重疊。
進一步地,所述外延中還存在P阱,所述P阱為柵極和P柱以外的區域。
進一步地,超級結器件的溝道區為柵極和P阱重疊的區域。
本發明所述的超級結器件,通過新的體區與P柱溝槽的相對位置,在能縮小P柱溝 槽間距的同時,保持溝道足夠的長度,以及溝道間JFET區域的大小,保證MOSFET管的 正常溝道開啟特性,得到較小的導通電阻。
附圖說明
圖1是現有超級結器件的剖面圖。
圖2是圖1的俯視圖。
圖3是縮小P柱之間間距的剖面示意圖。
圖4是圖3的俯視圖。
圖5是本發明器件的剖視圖。
圖6是本發明器件的俯視圖。
附圖標記說明
1是襯底或外延,2是體區,3是P柱,4是柵極。
具體實施方式
本發明提供一種超級結器件,如圖5所示,在N型外延1中具有P柱3和體區2, 所述P柱3位于體區2的下方,P柱3呈平行溝槽型;體區2之間的區域為JFET區域, 外延表面具有柵極4,所述柵極4位于體區2之間的硅表面,并且柵極4與P柱溝槽3 平行;位于體區2之下的P柱3,其一側與體區2的邊界對齊,P柱3的另一側在體區2 的另一側邊界范圍內。即P柱3與體區2是一種不對稱的結構,P柱2并不像傳統結構 的設計位于體區3的中心處,形成左右對稱的結構,而是偏向一側,P柱3和體區2的 一側平齊,垂直投影重疊,而另一側則體區2超出P柱3的范圍,P柱3位于其垂直投 影范圍內,P柱的這一側與柵極邊緣對齊,與柵極不形成重疊。其俯視圖如圖6所示。
所述外延1中還存在P阱,所述P阱為柵極和P柱以外的區域。
超級結器件的溝道區為柵極和P阱重疊的區域。
本發明所述的超級結器件,通過新的體區與P柱溝槽的相對位置,將P柱和體區做 成不對稱的結構,形成單溝道超級結器件,保持器件的開啟電壓和低的導通電阻。
以上僅為本發明的優選實施例,并不用于限定本發明。對于本領域的技術人員來說, 本發明可以有各種更改和變化。凡在本發明的精神和原則之內,所作的任何修改、等同 替換、改進等,均應包含在本發明的保護范圍之內。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610064123.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種具備密封效果的太陽能板
- 下一篇:半導體器件及其形成方法
- 同類專利
- 專利分類





