[發明專利]一種基于FPGA的多路串口通信系統及方法

有效

• 申請號: 201610058904.9
• 申請日: 2016-01-28
• 公開（公告）號: CN105718395B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 宋凱華;潘巖;薛希文
• 申請（專利權）人: 山東超越數控電子有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 李世喆

本發明提供了一種基于FPGA的多路串口通信系統及方法，其中，系統包括：包括讀寫控制模塊及至少一路串口的FPGA、至少一個鎖存器以及至少一個可讀寫存儲芯片；FPGA的每一路串口與一個鎖存器一一對應連接；每一個可讀寫存儲芯片連接至少一個鎖存器；串口用于接收讀寫控制模塊發來的第一地址信號和第一業務數據，發給對應連接的鎖存器；鎖存器，用于鎖存第一地址信號，以持續向對應的可讀寫存儲芯片發送第一地址信號，以將接收到的第一業務數據發送到對應連接的可讀寫存儲芯片；可讀寫存儲芯片，用于根據接收到的第一地址信號將第一業務數據寫入當前可讀寫存儲芯片的第一目標地址。通過本發明的技術方案，可減少FPGA引腳使用數量。

技術領域

本發明涉及通信技術領域，特別涉及一種基于FPGA的多路串口通信系統及方法。

背景技術

隨著通信技術的不斷發展，基于FPGA(Field－Programmable Gate Array，現場可編程門陣列)實現多路串口通信的技術已日趨成熟。

目前，基于FPGA實現多路串口通信時，通過在FPGA內部集成多路串口，每一路串口與同一個上位機之間分別設置了不同的雙端口可讀寫存儲芯片，每一個雙端口可讀寫存儲芯片的第一端口通過m條數據線和n條地址線連接相應串口的數據信號端口和地址信號端口，第二端口通過m條數據線和n條地址線與上位機連接，相應的，每一路串口可利用對應的地址信號端口和數據信號端口向雙端口可讀寫存儲芯片發送地址信號和業務數據以在雙端口可讀寫存儲芯片的目標地址上寫入業務數據。

可見，上述技術方案中，每一路串口在雙端口可讀寫存儲芯片中讀寫數據時，需要利用不同的信號線同時傳輸地址信號和業務數據以實現向雙端口存儲芯片的目標地址寫入業務數據，使用信號線數量較多，即占用FPGA引腳數量較多；因此，如何減少FPGA引腳使用數量成為亟待解決的問題。

發明內容

本發明提供了一種基于FPGA的多路串口通信系統及方法，可減少FPGA引腳使用數量。

第一方面，本發明提供了一種基于FPGA的多路串口通信系統，包括：

包括讀寫控制模塊及至少一路串口的FPGA、至少一個鎖存器以及至少一個可讀寫存儲芯片，其中，

所述FPGA的每一路串口與一個鎖存器一一對應連接；

所述至少一個鎖存器連接到所述至少一個可讀寫存儲芯片；

每一路串口，用于接收讀寫控制模塊發來的第一地址信號，發給對應連接的鎖存器；接收讀寫控制模塊發來的第一業務數據，發給對應連接的鎖存器；

每一個鎖存器，用于在接收到第一地址信號后，鎖存所述第一地址信號，以持續向對應連接的可讀寫存儲芯片發送第一地址信號；在接收到第一業務數據后，將第一業務數據發送到對應連接的可讀寫存儲芯片；

每一個可讀寫存儲芯片，用于根據接收到的第一地址信號將接收到的第一業務數據寫入當前可讀寫存儲芯片的第一目標地址。

進一步的，每一個所述串口，還包括：與對應的可讀寫存儲芯片相連的地址信號端口；

所述地址信號端口，用于接收讀寫控制模塊發送的第二地址信號，發給對應連接的可讀寫存儲芯片；

每一個可讀寫存儲芯片，用于根據接收到的第一地址信號和第二地址信號將接收到的第一業務數據寫入當前可讀寫存儲芯片的第二目標地址。

進一步的，每一個所述串口，還包括：

電平信號端口，用于接收讀寫控制模塊發送的第一電平信號，發給對應連接的鎖存器；接收讀寫控制模塊發送的第二電平信號，發給對應連接的鎖存器；

每一個鎖存器，包括：信號控制模塊、信號輸入端口和信號輸出端口，其中，