[發明專利]一種可制造性設計仿真器設計方法及系統

有效

• 申請號: 201610052912.2
• 申請日: 2016-01-26
• 公開（公告）號: CN105426648B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 徐勤志;陳嵐
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 周放;江懷勤

本發明公開了一種可制造性設計仿真器設計方法及系統，包括：接收集成電路設計版圖，并將集成電路設計版圖劃分仿真網格；根據所述集成電路設計版圖及化學機械平坦化工藝數據計算各仿真網格的接觸壓力；根據各仿真網格的接觸壓力仿真執行化學機械平坦化工藝后各仿真網格的形貌；根據執行化學機械平坦化工藝后各仿真網格的形貌優化所述集成電路設計版圖。該方法在實現高精度仿真的同時，能保證計算效率，以獲得計算效率和精度都能滿足DFM仿真器設計的現實需求。

技術領域

本發明涉及半導體制造領域，特別涉及一種可制造性設計仿真器設計方法及系統。

背景技術

隨著半導體產業的發展，可制造性設計(Design for Manufacturability，DFM)流程解決方案成為集成電路芯片設計的前沿研究熱點，該方案提供了一個涵蓋設計及制造信息的溝通平臺，使設計者能提前預知設計方案在工藝制造階段的影響，從而實現設計優化，進一步減少由于設計缺陷所導致的芯片良率降低。在32納米及以下節點，DFM技術已成為設計與工藝協同優化的重要橋梁。

化學機械平坦化(Chemical Mechanical Planarization，CMP)作為支撐DFM參考流程優化的全局平坦化技術，在整個DFM流程中具有關鍵作用，通過CMP仿真模型做圖形預測、熱點分析以及層次化的工藝模擬已成為設計階段的重要步驟，一個成熟穩定的CMP工藝模型是支撐DFM技術更好優化設計的重要保證。

近年來，關于CMP的模型研究取得了重要進展，促進了CMP模型在工藝仿真及設計優化方面的應用，但真正被設計公司用于開發產品的芯片級CMP模型并不多。被采用的芯片級CMP模型主要以麻省理工學院和伯克利分校的幾何圖形半經驗模型(幾何經驗模型)為主。幾何經驗模型簡潔高效，能在一定程度上滿足特定應用集成電路(ApplicationSpecific Integrated Circuit，ASIC)及片上系統(System on Chip，SoC)芯片的DFM仿真需求，但經驗模型欠缺完整嚴密的理論基礎，單純靠擬合來提升精度的辦法難以直接向新的技術領域擴展應用。32納米節點測試數據顯示，當特征線寬小于一定值時，采用幾何經驗模型進行DFM仿真將會獲得錯誤的仿真結果，例如，該幾何經驗模型不能反映芯片與芯片之間的版圖鄰近效應、長程影響和芯片內不同設計圖形之間的相互影響，導致無法保證仿真結果的準確度；與此同時，物理化學機理的理論模型備受研究人員青睞，此類模型精度較高，通用性強，但難以滿足ASIC及SoC等芯片的DFM快速仿真需求。

發明內容

本發明公開了一種可制造性設計仿真器設計方法，以解決現有可制造性仿真器件設計方法不能在實現高精度仿真的同時，保證計算效率的技術問題，以獲得計算效率和精度都能滿足DFM仿真器設計的現實需求。

為實現上述目的，本發明提供了一種可制造性設計仿真器設計方法，包括：

接收集成電路設計版圖，并將集成電路設計版圖劃分仿真網格；

根據所述集成電路設計版圖及化學機械平坦化工藝數據計算各仿真網格的接觸壓力；

根據各仿真網格的接觸壓力仿真執行化學機械平坦化工藝后各仿真網格的形貌；

根據執行化學機械平坦化工藝后各仿真網格的形貌優化所述集成電路設計版圖。

優選地，所述根據所述集成電路設計版圖及化學機械平坦化工藝數據計算各仿真網格的接觸壓力包括：

以所述仿真網格為單元提取所述集成電路設計版圖的版圖特征；

根據所述版圖特征及淀積工藝數據獲取淀積工藝后各仿真網格的版圖特征；

根據所述淀積工藝后各仿真網格的版圖特征及所述化學機械平坦化工藝數據計算各仿真網格受到的接觸壓力。

優選地，所述版圖特征包括以下任意一種或多種：仿真網格等效密度、仿真網格特征線寬、仿真網格特征間距。