[發(fā)明專利]NAND存儲(chǔ)器的多比特編程方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201610045632.9
• 申請(qǐng)日: 2016-01-22
• 公開（公告）號(hào): CN105719693B
• 公開（公告）日: 2019-09-17
• 發(fā)明（設(shè)計(jì)）人: 靳旭;伍冬;吳華強(qiáng);錢鶴;曹堪宇;朱一明
• 申請(qǐng)（專利權(quán)）人: 清華大學(xué);北京兆易創(chuàng)新科技股份有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/34
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 彭久云;王曉燕

提供了一種NAND存儲(chǔ)器的多比特編程方法及裝置。所述方法包括：將被編程的多比特?cái)?shù)據(jù)寫入數(shù)據(jù)鎖存器組，所述多比特?cái)?shù)據(jù)為格雷碼碼字；將所述多比特?cái)?shù)據(jù)從所述格雷碼碼字轉(zhuǎn)換為加速編碼碼字；對(duì)存儲(chǔ)陣列中需要被編程的存儲(chǔ)單元進(jìn)行編程；對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行編程驗(yàn)證操作；對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行鎖存掃描操作；以及對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行確認(rèn)掃描操作。所述方法根據(jù)鎖存器的結(jié)構(gòu)重新設(shè)計(jì)編碼，減少了編程過(guò)程中復(fù)雜的冗余操作的數(shù)量，因而可以加快編程的速度，降低功耗。

技術(shù)領(lǐng)域

本公開總地涉及一種NAND(與非門)存儲(chǔ)器的多比特編程方法及其裝置。

背景技術(shù)

NAND閃存的每個(gè)存儲(chǔ)單元可以存儲(chǔ)多比特?cái)?shù)據(jù)，即每個(gè)存儲(chǔ)單元可以存儲(chǔ)與相應(yīng)的多比特(bit)數(shù)據(jù)對(duì)應(yīng)的電壓等級(jí)。例如，NAND閃存的每個(gè)存儲(chǔ)單元可以存儲(chǔ)4比特的數(shù)據(jù)，即每個(gè)存儲(chǔ)單元存儲(chǔ)2⁴＝16個(gè)電壓等級(jí)中的一個(gè)電壓等級(jí)。在NAND閃存存儲(chǔ)單元進(jìn)行存儲(chǔ)時(shí)，需要對(duì)被存儲(chǔ)的多比特?cái)?shù)據(jù)進(jìn)行編碼，而為了減少錯(cuò)誤率通常可以使用格雷碼。在格雷碼中，任意兩個(gè)相鄰的代碼只有一位二進(jìn)制數(shù)不同，而且最大數(shù)與最小數(shù)之間也僅有一位二進(jìn)制數(shù)不同。然而，在NAND閃存存儲(chǔ)器的編程過(guò)程中，格雷碼并不適應(yīng)電路結(jié)構(gòu)，因而使得編碼過(guò)程中的操作變得復(fù)雜繁瑣。例如，在實(shí)現(xiàn)編碼過(guò)程中，由于格雷碼并沒(méi)有根據(jù)編碼的電路結(jié)構(gòu)進(jìn)行優(yōu)化，所以使用格雷碼表直接進(jìn)行編程將導(dǎo)致大量冗余的操作，增加功耗和編程時(shí)間。而且，隨著每個(gè)存儲(chǔ)單元存儲(chǔ)的比特?cái)?shù)的增加，直接使用格雷碼進(jìn)行編程將會(huì)使得編碼過(guò)程中的操作變得更加復(fù)雜繁瑣以及增加更多的功耗和編程時(shí)間。

發(fā)明內(nèi)容

本公開的實(shí)施例提供了一種NAND存儲(chǔ)器的多比特編程方法及裝置，可以在編程之前將編碼做重新映射，從而優(yōu)化編程過(guò)程。

本公開的至少一個(gè)實(shí)施例提供了一種NAND存儲(chǔ)器的多比特編程方法，包括：將被編程的多比特?cái)?shù)據(jù)寫入數(shù)據(jù)鎖存器組，所述多比特?cái)?shù)據(jù)為格雷碼碼字；將所述多比特?cái)?shù)據(jù)從所述格雷碼碼字轉(zhuǎn)換為加速編碼碼字；對(duì)存儲(chǔ)陣列中需要被編程的存儲(chǔ)單元進(jìn)行編程；對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行編程驗(yàn)證操作；對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行鎖存掃描操作；以及對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行確認(rèn)掃描操作。

本公開的至少一個(gè)實(shí)施例還提供了一種NAND存儲(chǔ)器的多比特編程裝置，包括：寫入模塊，用于將被編程的多比特?cái)?shù)據(jù)寫入到數(shù)據(jù)鎖存器組中，所述多比特?cái)?shù)據(jù)為格雷碼碼字；編碼轉(zhuǎn)換模塊，用于將所述多比特?cái)?shù)據(jù)從所述格雷碼碼字轉(zhuǎn)換為加速編碼碼字；編程模塊，用于對(duì)存儲(chǔ)陣列中需要被編程的存儲(chǔ)單元進(jìn)行編程；編程驗(yàn)證模塊，用于對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行編程驗(yàn)證操作；鎖存掃描模塊，用于對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行鎖存掃描操作；以及確認(rèn)掃描模塊，用于對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行確認(rèn)掃描操作。

例如,所述編程驗(yàn)證模塊對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行編程驗(yàn)證操作，包括：選擇第一驗(yàn)證電壓，并且驗(yàn)證已編入各所述存儲(chǔ)單元的電壓是否達(dá)到所述第一驗(yàn)證電壓。所述鎖存掃描模塊對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行鎖存掃描操作，包括：將通過(guò)所述第一驗(yàn)證電壓的編程驗(yàn)證并且目標(biāo)閾值電壓為所述第一驗(yàn)證電壓的存儲(chǔ)單元的數(shù)據(jù)鎖存器組設(shè)置為鎖存狀態(tài)，以及將未通過(guò)所述第一驗(yàn)證電壓的編程驗(yàn)證和/或目標(biāo)閾值電壓不是所述第一驗(yàn)證電壓的存儲(chǔ)單元的數(shù)據(jù)鎖存器組的狀態(tài)保持不變。所述確認(rèn)掃描模塊對(duì)被編程的各所述存儲(chǔ)單元執(zhí)行確認(rèn)掃描操作，包括：對(duì)于數(shù)據(jù)鎖存器組為鎖存狀態(tài)的存儲(chǔ)單元，將其判斷鎖存器設(shè)置為成功鎖存狀態(tài)，以及對(duì)于數(shù)據(jù)鎖存器組不是鎖存狀態(tài)的存儲(chǔ)單元，將其判斷鎖存器設(shè)置為鎖存不成功狀態(tài)。