[發明專利]分柵式場效應晶體管

有效

• 申請號: 201610044800.2
• 申請日: 2010-10-20
• 公開（公告）號: CN105655390B
• 公開（公告）日: 2018-11-27
• 發明（設計）人: K.特里爾;G.楊;C.帕克
• 申請（專利權）人: 維西埃-硅化物公司
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/66;H01L29/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 劉文潔

一種CMP兼容的分柵式場效應晶體管裝置。該裝置包括分柵式結構，其具有溝槽、柵電極和源電極。第一多晶硅層被設置在該溝槽內，并被連接到柵電極上。第二多晶硅層被連接到源電極上，其中，該第一多晶硅層和第二多晶硅層是獨立的。

本申請是申請日為2010年10月20日的中國專利申請號為201080046269.3(國際申請號為PCT/US2010/053452)的題為“分柵式場效應晶體管”的國際申請的分案。

本發明要求由Terrill等人于2009年10月20日提交的第61253455號，標題為“STRUCTURES OF AND METHODS OF FABRICATING SPLIT GATE MIS DEVICES”的美國臨時專利申請的優先權，在此結合其全文作為參考。

技術領域

本發明涉及溝槽型MOS晶體管(trench MOS transistor)。

背景技術

功率MOSFET(金屬氧化物半導體場效應晶體管)包括在模擬和數字電路應用中作為節省能量的開關實現的最有用的場效應晶體管中的一種。

通常，基于溝槽的功率MOSFET是使用與平面結構相對立的垂直結構建立的。這種垂直結構使晶體管能夠維持較高的閉鎖電壓和較高的電流。

傳統的溝槽型MOS晶體管已經實現了比平面的MOS晶體管高得多的元件密度。但是，更加密集的節距和溝槽結構增加了柵極-漏極疊加電容和柵極-漏極電荷。在較高的密度下，對于給定的擊穿電壓，這些結構的電阻主要受到外延電阻的限制。這種所謂的分柵式結構擬克服這種傳統的溝槽型結構性能的若干缺陷。在這種結構中，被連接到源極的屏蔽的多晶硅(shielded poly)被置于溝槽中柵極多晶硅之下。

已知分柵式結構具有更好的轉換、擊穿電壓，并且具有更低的接通電阻特征。但是，由于這種分柵式結構的復雜性，其制造更加困難。而且，在較高的密度下，需要將這種分柵式結構埋在頂部絕緣氧化物之下，以便能夠利用節省空間自對準接觸技術(self-aligned contact technique)。在這些條件下，在溝槽里面形成絕緣氧化物、柵極多晶硅、內部多晶硅氧化物和屏蔽多晶硅的難點非常具有挑戰性。

發明內容

實施例包括制造分柵式MIS裝置的結構和方法。

本文的實施例實現了高密度的功率場效應晶體管，其避免了由柵極氧化物分散引起的通道移動的問題，其在較高的電流下展示出較低的正向電壓(Vf)；并且，其呈現較短的通道長度，以便更快速地轉換。本發明可應用DC-DC轉換作為同步整流晶體管。

在一個實施例中，本發明被實現為分柵式場效應晶體管裝置。該裝置包括分柵式結構，其具有溝槽、柵電極和源電極、被設置在溝槽內并與源電極連接的第一多晶硅層(poly layer)。第二多晶硅層被設置在溝槽內并與柵電極連接，其中，該第一多晶硅層和第二多晶硅層是獨立的。

在一個實施例中，該裝置進一步包括將第二多晶硅層連接到柵電極的柵極接觸點，以及，將第一多晶硅層連接到源電極上的源極接觸點。這兩個接觸點都在溝槽區內。

在一個實施例中，該裝置進一步包括有源區體(active region body)和源極接觸點，其中，有源區體和源極接觸點被設置在同一表面平面上。

在一個實施例中，該同一表面平面是經由CMP兼容處理建立的。

在一個實施例中，使用布局方法，以使CMP兼容處理能夠在與有源區源極接觸點相同的表面平面上，將第一多晶硅層與源電極連接，并將第二多晶硅與柵電極連接。