[發明專利]一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器

在審

• 申請號: 201610036936.9
• 申請日: 2016-01-20
• 公開（公告）號: CN105577164A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 趙元富;文治平;張健;陳雷;李學武;孫華波;李智;付勇
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 王瓊

本發明一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，用于生成符合LVDS25/LVDS33/LVDS25EXT/LVDS33EXT/LDT等差分標準的差分信號，且具備抗單粒子瞬態能力，可嵌入宇航用FPGA的IO接口電路中，在空間輻射環境中應用。通過在偏置電壓通路上設置濾波電路，并在輸出數據通路上設置用戶可編程控制的濾波電路，可有效避免單粒子效應引起的瞬間電壓波動在兩條通路上傳播，消除對最終輸出差分信號的影響，避免后級接收電路識別錯誤和數據傳輸出錯。

技術領域

本發明涉及一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，屬于集成電路和抗輻射加固技術領域。

背景技術

隨著通信技術和半導體技術的快速進步，不同電子設備或電子系統之間的數據傳輸量呈現爆炸式增長。傳統的片外數據傳輸通過大量的并行總線實現，這樣的傳輸方式僅適合短距離、低速度的傳輸。對于高速數據傳輸，像數據量較大的視頻傳輸，低速的并行接口不再適用。在此背景下，各種不同的串行IO接口標準不斷被提出，它們均以差分接口作為PHY(物理層)，像LVDS、LDT、CML等。差分接口以高傳輸速率、低功耗、低電磁干擾、抗噪聲能力強等優點，在現代通信系統中獲得了廣泛應用。現場可編程邏輯門陣列(以下簡稱FPGA)作為一種通用芯片，為了擴展其應用領域，方便用戶設計，其IO接口通常都兼容多種差分標準。IO接口要實現哪種差分標準，由內部配置位決定。配置位可由SRAM單元、Flash單元、反熔絲等構成。

一種差分驅動器結構如圖1所示：帶隙基準源(100)產生穩定的參考電壓VREF，偏置電壓產生電路(200)接收基準電壓VREF，并受三個配置位(202、203、204)的控制，生成兩個偏置電壓VPBIAS和VNBIAS，驅動管陣列(201)受VPBIAS和VNBIAS控制，生成符合特定差分標準的差分信號。

在空間環境應用的集成電路不可避免會受到重離子轟擊，這會在電路中引起瞬間電壓波動，若不能及時有效濾除這些波動，可能會對本級電路或后級電路產生影響，嚴重的話會導致數據傳輸錯誤。圖1所示的差分驅動器若直接嵌入宇航用FPGA中，在空間應用環境中若受到重離子轟擊，容易在偏置電壓通路或輸出數據通路上引起瞬間電壓波動，并使差分輸出信號VP/VN出現較大波動，可能使后級的接收電路識別錯誤，導致數據傳輸出錯。

發明內容

本發明解決的技術問題為：克服現有技術不足，提供了一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，可消除單粒子效應可能在偏置電壓通路和輸出數據通路引起的瞬間電壓波動，進而消除對輸出差分信號的影響。

本發明解決的技術方案為：

一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器包括：帶隙基準源100，第一濾波電路，差分驅動器核，其中差分驅動器核又包括偏置電壓產生電路，第一配置位、第二配置位、第三配置位、第四配置位，第二濾波電路206，第三濾波電路、第四濾波電路，第一多路選擇器，第二多路選擇器210，反相器和驅動管陣列；

帶隙基準源，產生參考電壓VREF，并將其輸出到第一濾波器電路；

第一濾波電路，濾除參考電壓VREF受單粒子效應引起的瞬間電壓波動后，輸出基準電壓至偏置電壓產生電路；

偏置電壓產生電路，接收經第一濾波電路輸出的基準電壓，并在第一配置位、第二配置位和第三配置位的控制下，生成兩個控制電壓VPBIAS和VNBIAS；

第二濾波電路和第三濾波電路分別對偏置電壓產生電路輸出的信號VPBIAS和VNBIAS的電壓波動進行濾除，產生信號VPBIAS_LPF和VNBIAS_LPF，并輸出到驅動管陣列；