[發明專利]一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器

在審

• 申請號: 201610036936.9
• 申請日: 2016-01-20
• 公開（公告）號: CN105577164A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 趙元富;文治平;張健;陳雷;李學武;孫華波;李智;付勇
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 王瓊

1.一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，其特征在于包括：帶隙基準源(100)，第一濾波電路(101)，差分驅動器核(102)，其中差分驅動器核(102)又包括偏置電壓產生電路(200)，第一配置位(202)、第二配置位(203)、第三配置位(204)、第四配置位(205)，第二濾波電路(206)，第三濾波電路(207)、第四濾波電路(208)，第一多路選擇器(209)，第二多路選擇器(210)，反相器(211)和驅動管陣列(201)；

帶隙基準源(100)，產生參考電壓VREF，并將其輸出到第一濾波器電路(101)；

第一濾波電路(101)，濾除參考電壓VREF受單粒子效應引起的瞬間電壓波動后，輸出基準電壓至偏置電壓產生電路(200)；

偏置電壓產生電路(200)，接收經第一濾波電路(101)輸出的基準電壓，并在第一配置位(202)、第二配置位(203)和第三配置位(204)的控制下，生成兩個控制電壓VPBIAS和VNBIAS；

第二濾波電路(206)和第三濾波電路(207)分別對偏置電壓產生電路(200)輸出的信號VPBIAS和VNBIAS的電壓波動進行濾除，產生信號VPBIAS_LPF和VNBIAS_LPF，并輸出到驅動管陣列(201)；

第一多路選擇器(209)、第二多路選擇器(210)、反相器(211)、第四濾波電路(208)和第四配置位(205)構成一個可選濾波電路；第四配置位(205)輸出1時，反相器(211)輸出為0，第二多路選擇器(210)導通，第一多路選擇器(209)關閉，輸出數據信號IOBO經過第四濾波電路(208)后輸出到驅動管陣列(201)；第四配置位(205)輸出0時，反相器(211)輸出為1，第二多路選擇器(210)關閉，第一多路選擇器(209)導通，輸出數據信號IOBO直接輸入驅動管陣列(201)；

驅動管陣列(201)，在三態控制信號IOBT、輸出數據信號IOBO以及信號VPBIAS_LPF和VNBIAS_LPF的控制下，生成符合

LVDS25/LVDS33/LVDS25EXT/LVDS33EXT/LDT差分標準的差分信號。

2.根據權利要求1所述的一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，其特征在于：第一濾波電路(101)、第二濾波電路(206)，第三濾波電路(207)和第四濾波電路(208)采用相同的濾波結構，均包括n個串聯的PMOS管MP0、MP1、MP2…MPn和n個并聯的NMOS管MN0、MN1、MN2…MNn，其中n取正整數；

MP0、MP1、MP2…MPn的柵極相連并接地；MP0的源極連接輸入信號，MP0的漏極連接下一級MP1的源極，MP1的漏極連接下一級MP2的源極，MP3…MPn之間分別通過漏極和源極依次連接，最后MPn的漏極輸出濾波后的信號；

MN0、MN1、MN2…MNn的源極和漏極接地，MN0、MN1、MN2…MNn的柵極與MPn的漏極相連，輸出濾波后的信號。

3.根據權利要求1所述一種適用于宇航用FPGA的抗單粒子瞬態差分驅動器，其特征在于：第一配置位(202)、第二配置位(203)、第三配置位(204)和第四配置位(205)均以二進制碼形式表示，取0或1；第一配置位(202)、第二配置位(203)、第三配置位(204)的具體取值根據用于選擇的不同差分標準LVDS25/LVDS33/LVDS25EXT/LVDS33EXT/LDT進行選擇。