[發明專利]存儲器元件及其制造方法

有效

• 申請號: 201610033445.9
• 申請日: 2016-01-19
• 公開（公告）號: CN106992178B
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 莊哲輔;廖修漢;蔡耀庭
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種存儲器元件及其制造方法，其中，存儲器元件包括：襯底、至少兩個堆疊結構、導體結構以及凹陷結構。堆疊結構位于襯底上。導體結構位于堆疊結構之間。凹陷結構位于導體結構上。凹陷結構的底面至少低于堆疊結構的頂面。因此，本發明可解決字線漏電、位線短路以及高溫數據保持不佳的問題，可減少工藝成本并提升產品良率。

技術領域

本發明涉及一種半導體元件及其制造方法，尤其涉及一種存儲器元件及其制造方法。

背景技術

隨著科技日新月異，提高存儲器元件的積集度且縮小關鍵尺寸已然逐漸成為一種趨勢。在此趨勢下，存儲器元件常遭遇字線漏電(WL leakage)、位線短路(BL short)以及高溫數據保持(high-temperature data retention，HTDR)不佳的問題。

舉例來說，如圖1所示，在字線12之間形成源極結構34時，由于源極結構34的頂部關鍵尺寸大于其底部關鍵尺寸，其導致源極結構34的側壁容易形成尖角10。所述尖角10的尖端往字線12方向突出，其容易產生漏電流，進而導致字線漏電問題產生。另外，位線之間的介電層上的鈦金屬殘留或金屬氧化物顆粒也容易導致位線短路的問題。

發明內容

本發明提供一種具有凹陷結構的存儲器元件及其制造方法，其可解決字線漏電、位線短路以及高溫數據保持不佳的問題。

本發明提供一種具有凹陷結構的存儲器元件及其制造方法，其可減少工藝成本并提升產品良率。

本發明提供一種存儲器元件包括：襯底、至少兩個堆疊結構、導體結構以及凹陷結構。堆疊結構位于襯底上。導體結構位于堆疊結構之間。凹陷結構位于導體結構上。凹陷結構的底面至少低于堆疊結構的頂面。

在本發明的一實施例中，所述凹陷結構的頂面至底面的厚度介于80nm至120nm之間。

在本發明的一實施例中，所述存儲器元件，還包括：兩個頂蓋層以及間隙壁。頂蓋層分別位于堆疊結構上。間隙壁位于堆疊結構與導體結構之間。

在本發明的一實施例中，所述凹陷結構的頂面與頂蓋層的頂面為共平面。

在本發明的一實施例中，所述凹陷結構至少暴露出間隙壁的表面。

在本發明的一實施例中，各所述頂蓋層的厚度介于30nm至70nm之間。

在本發明的一實施例中，各所述堆疊結構依序包括穿隧介電層、浮置柵極、柵間介電層、控制柵極以及介電層。

在本發明的一實施例中，凹陷結構的底面高于控制柵極的頂面。

在本發明的一實施例中，所述凹陷結構的形狀為半圓形、矩形或其組合。

在本發明的一實施例中，所述凹陷結構包括單層結構、兩層結構或多層結構。

在本發明的一實施例中，所述凹陷結構的材料包括氮化硅、氧化硅或其組合。

在本發明的一實施例中，所述導體結構為源極結構。

在本發明的一實施例中，所述存儲器元件還包括金屬內連線，位于凹陷結構上。

本發明提供一種存儲器元件的制造方法，其步驟如下。于襯底上形成至少兩個堆疊結構。于堆疊結構上分別形成兩個頂蓋層。于堆疊結構之間形成導體結構。于堆疊結構與導體結構之間形成間隙壁。于導體結構上形成凹陷結構。凹陷結構的底面至少低于堆疊結構的頂面。

在本發明的一實施例中，形成所述導體結構的步驟如下。于襯底上形成導體材料層。導體材料層填入堆疊結構之間的空間且覆蓋頂蓋層的表面。進行平坦化工藝，以移除部分導體材料層與部分頂蓋層。

在本發明的一實施例中，所述平坦化工藝包括化學機械研磨(CMP)工藝、回蝕刻工藝或其組合。