[發明專利]一種減小DRAM節電模式下靜態功耗的電路及方法

有效

• 申請號: 201610028544.8
• 申請日: 2016-01-15
• 公開（公告）號: CN105702280B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 賈雪絨
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: G11C11/4074
• 分類號: G11C11/4074
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 陸萬壽

本發明公開一種減小DRAM節電模式下靜態功耗的電路及方法，電路包括DRAM內部供電電壓產生器和模式控制電路；所述DRAM內部供電電壓產生器用于產生DRAM工作的電壓；所述模式控制電路用于：在DRAM芯片正常工作時，將DRAM內部供電電壓產生器產生的工作電壓直接傳送給DRAM內部供電電壓網絡；在DRAM芯片處于節電模式時，將DRAM內部供電電壓產生器產生的工作電壓降壓后傳送給DRAM內部供電電壓網絡。本發明在傳統的DRAM產品中內部供電電壓模塊的設計基礎上，額外添加一種模式控制選通電路，使得DRAM芯片在正常操作模式下，仍然使用預定的內部供電電壓；而在節電模式下，使用一個降低了的內部供電電壓，從而達到減小DRAM節電模式下的靜態功耗的目的。

【技術領域】

本發明涉及動態隨機存取存儲器技術領域，特別涉及一種減小DRAM節電模式下靜態功耗的電路及方法。

【背景技術】

隨著便攜式電子設備的快速發展，對于DRAM產品的需求量快速增加，同時對于DRAM產品的性能尤其是功耗性能提出了更高的要求。

通常情況下，DRAM進入節電模式之后，大部分的耗電模塊已經關閉，所以節電模式下的功耗絕大部分來自于DRAM芯片中所有器件的靜態漏電流。而器件的靜態漏電流與內部供電電壓以及器件本身的特性參數強相關。目前工藝中為了降低器件的漏電流，多通過增加器件的閾值電壓來實現。這就導致一個負效應，就是器件的時序性能降低，從而降低了整個DRAM產品的時序性能參數，導致后端測試中核心時序性能參數比如tAA超出SPEC(內存讀取時間常數tAA超出了規定的標準)范圍。

【發明內容】

本發明的目的在于提供一種減小DRAM節電模式下靜態功耗的電路及方法，以解決上述技術問題。本發明在傳統的DRAM產品中內部供電電壓模塊的設計基礎上，額外添加一種模式控制選通功能，使得DRAM芯片在正常操作模式下，仍然使用預定的內部供電電壓；而在節電模式下，使用一個降低了的內部供電電壓，從而達到減小DRAM節電模式下的靜態功耗的目的。

為了實現上述目的，本發明采用如下技術方案：

一種減小DRAM節電模式下靜態功耗的電路，包括DRAM內部供電電壓產生器和模式控制電路；

所述DRAM內部供電電壓產生器用于產生DRAM工作的電壓；

所述模式控制電路用于：在DRAM芯片正常工作時，將DRAM內部供電電壓產生器產生的工作電壓直接傳送給DRAM內部供電電壓網絡；在DRAM芯片處于節電模式時，將DRAM內部供電電壓產生器產生的工作電壓降壓后傳送給DRAM內部供電電壓網絡。

進一步的，所述模式控制電路包括開關S1、開關S2、PMOS管以及整體控制電路；

DRAM內部供電電壓產生器的輸出端分成兩路，一路通過開關S1連接DRAM內部供電電壓網絡，另一路通過串聯的開關S2和PMOS管連接DRAM內部供電電壓網絡；

整體控制電路用于在DRAM芯片處于節電模式時產生節電模式控制信號控制開關S1斷開、開關S2閉合；以及，在DRAM芯片處于非節電模式時產生非節電模式控制信號開關S1閉合、開關S2斷開。

進一步的，DRAM芯片處于節電模式時，DRAM內部供電電壓產生器產生的電壓經過一個PMOS管降壓后傳送給DRAM內部供電電壓網絡。

進一步的，DRAM芯片處于節電模式時，DRAM內部供電電壓產生器產生的工作電壓降壓一個PMOS管的閾值電壓后傳送給DRAM內部供電電壓網絡。

進一步的，PMOS管的閾值電壓為300～400mv。