[發明專利]MOS器件及工藝方法

在審

• 申請號: 201610025265.6
• 申請日: 2016-01-15
• 公開（公告）號: CN105679829A
• 公開（公告）日: 2016-06-15
• 發明（設計）人: 袁苑;陳瑜
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49;H01L29/423;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路領域，特別是指MOS器件，本發明還涉及所述MOS器件 結構的工藝方法。

背景技術

目前半導體制造技術中常用的MOS結構如圖1所示，圖中1為硅襯底，2是場氧或 STI，3是柵極(圖中省略柵氧化層)，5是輕摻雜源漏，6是側墻，7是源區及漏區，9 是金屬硅化物，10是接觸孔。

該器件的橫向最小尺寸(從源極接觸孔到漏極接觸孔)由以下幾個參數共同決定： 溝道長度+2倍接觸孔到多晶硅柵極的距離+接觸孔尺寸。

在應用到高頻大功率器件時，為減小多晶硅柵極的串聯電阻和提高器件的工作頻 率，需要將方塊電阻阻值減小到10歐姆以下。而為了防止源漏與柵極短路，柵極與接 觸孔間要保持一定距離。因此，器件的結構既要防止短路保證器件的可靠性，又要盡可 能地縮小器件的橫向尺寸，目前的器件其源區及漏區之上覆蓋有金屬硅化物，接觸孔是 與金屬硅化物相接觸將器件的源漏區引出，對縮小器件的橫向尺寸不利。

縮小器件的橫向尺寸，可以從上述幾個參數中的一個或幾個為出發點。

發明內容

本發明所要解決的技術問題是提供一種MOS器件，在不改變器件工作電壓的前提下 縮小器件的尺寸。

本發明所要解決的另一技術問題在于提供所述MOS器件的工藝方法。

為解決上述問題，本發明所述的MOS器件，包含襯底及覆蓋在襯底之上的多晶硅柵 極，襯底中具有場氧，場氧之間具有輕摻雜源漏區，以及MOS器件的源區及漏區，源區 及漏區之間為溝道區，多晶硅柵極和柵氧化層覆蓋在溝道區之上，源區及漏區之上不覆 蓋金屬硅化物，接觸孔分別與源區及漏區直接接觸將其引出。所述多晶硅柵極兩側具有 雙層側墻，多晶硅柵極上方覆蓋金屬硅化物，所述的雙層側墻高度高于金屬硅化物。

進一步地，所述的雙層側墻材質為氮化硅。

為解決上述問題，本發明所述的MOS器件的工藝方法，包含如下的步驟：

步驟一，在硅襯底上形成場氧，再依次淀積一層氧化硅、多晶硅及第一層氮化硅；

步驟二，利用氮化硅做硬掩膜定義圖形，刻蝕多晶硅形成多晶硅柵極，再進行輕摻 雜漏的注入；

步驟三，在整個器件表面淀積第二層氮化硅；

步驟四，對第二層氮化硅進行刻蝕形成側墻；

步驟五，離子注入形成源區及漏區；

步驟六，在整個器件表面淀積第三層氮化硅；

步驟七，去除多晶硅柵極之上的氮化硅；

步驟八，在多晶硅柵極上形成金屬硅化物；

步驟九，形成接觸孔，將有源區及柵極引出。

進一步地，所述步驟一中，采用化學氣相淀積形成多晶硅層。

進一步地，所述步驟三中，采用化學氣相淀積形成第二層氮化硅。

進一步地，所述步驟七中，利用等離子體刻蝕去除多晶硅柵極上方的氮化硅，其他 區域的氮化硅保留。

本發明所述的MOS器件，在多晶硅柵極頂部具有金屬硅化物，降低多晶硅的方塊電 阻，且在柵極兩側形成雙層的氮化硅側墻，而源漏區沒有金屬硅化物，便于制作緊湊的 接觸孔，縮小MOS器件的橫向尺寸，降低器件的制造成本。

附圖說明

圖1是傳統MOS器件結構示意圖；

圖2～10是本發明MOS器件工藝步驟示意圖；

圖11是本發明工藝步驟流程圖。

附圖標記說明

1是襯底，2是場氧(或STI)，3是多晶硅柵極，4是第一氮化硅，5是輕摻雜源漏， 6是第二氮化硅，7是源漏區，8是第三層氮化硅，9是金屬硅化物，10是接觸孔。

具體實施方式

本發明所述的MOS器件，如圖10所示，包含襯底1及覆蓋在襯底1之上的多晶硅 柵極3，襯底1中具有場氧2，場氧2之間具有輕摻雜源漏區5，以及MOS器件的源區及 漏區7，源區及漏區之間為溝道區，多晶硅柵極3和柵氧化層(圖中未示出)覆蓋在溝 道區之上，源區及漏區之上均不覆蓋金屬硅化物，接觸孔10分別與源區及漏區直接接 觸將其引出。所述多晶硅柵極3兩側具有雙層側墻，多晶硅柵極3上方覆蓋金屬硅化物 9，所述的雙側側墻高度高于金屬硅化物。雙層側墻材質為氮化硅。

本發明所述的MOS器件的工藝方法，包含如下的步驟：