[發明專利]一種半導體器件以及制備方法、電子裝置

有效

• 申請號: 201610018229.7
• 申請日: 2016-01-12
• 公開（公告）號: CN106960817B
• 公開（公告）日: 2020-02-11
• 發明（設計）人: 由云鵬;劉輝;孟令成
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 11336 北京市磐華律師事務所
• 代理人: 高偉;馮永貞

本發明涉及一種半導體器件以及制備方法、電子裝置。所述方法包括：步驟S1：提供半導體襯底，半導體襯底包括高壓器件區域和低壓器件區域，在高壓器件區域上形成有圖案化的高壓柵極氧化物層；步驟S2：在低壓器件區域上和高壓柵極氧化物層的兩側形成低壓柵極氧化物層；步驟S3：在低壓柵極氧化物層上形成低壓柵極結構及其間隙壁，同時形成高壓柵極結構及其間隙壁，其中在高壓器件區域中所述間隙壁和高壓柵極結構的關鍵尺寸之和等于高壓柵極氧化物層的關鍵尺寸；步驟S4：在所述高壓器件區域和所述低壓器件區域形成金屬硅化物阻擋層并圖案化；步驟S5：去除露出的所述低壓柵極氧化物層；步驟S6：在所述區域和所述高壓柵極結構上形成自對準硅化物。

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種半導體器件以及制備方法、電子裝置。

背景技術

隨著對于高容量的半導體存儲裝置需求的日益增加，這些半導體存儲裝置的集成密度受到人們的更多關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，例如通過減小晶片尺寸和/或改變結構單元而在單一晶片上形成多個存儲單元，對于通過改變單元結構增加集成密度的方法來說，可以嘗試過通過改變有源區的平面布置或改變單元布局來減小單元面積。

在微米級和亞微米級集成電路制造工藝中在電路中，常常會用到有自對準的金屬硅化物(Salicide)和無自對準的金屬硅化物(Salicide)兩種器件，因此要用到金屬硅化物阻擋層(SAB)工藝。現有工藝采用四乙氧基硅烷(TEOS)與氧氣(O₂)形成的氧化膜作為金屬硅化物阻擋層膜，通過光刻和刻蝕來形成金屬硅化物阻擋層區，其中刻蝕工藝一般包含干法與濕刻兩種刻蝕工藝的結合。最后通過淀積金屬鈷(Cobalt)與熱退火(RTA)等工藝過程完成金屬硅化物(Salicide)結構。

目前的工藝中采用常規方法形成的金屬硅化物阻擋層區，干法刻蝕工藝將淀積的氧化膜SRO完全去除，同時繼續將前層爐管生成的柵氧化合物(GOX)刻蝕掉一定厚度，之后再通過濕法刻蝕將殘留下來的柵氧化合物(GOX)去除完全。

由于干刻工藝主要是通過等離子(Plasma)作用，干法配合濕法刻蝕的主要作用是，防止干法蝕刻將氧化物完全刻蝕干凈，所引入的等離子(Plasma)將會對具有薄柵氧化物的低壓MOS(LVMOS)造成影響，甚至會導致器件失效。然而對于該常規半導體制造工藝中，表面帶有光刻膠的產品處于濕法酸槽中酸液的浸泡、沖擊，金屬硅化物阻擋層光刻膠脫落(PR Peeling)將是常見的缺陷問題，該缺陷現象將造成金屬硅化物區域的錯亂，影響器件接觸電阻，造成產品低良率等一系列問題；且濕法藥液使用周期較短，不利于生產成本。

因此，需要對現有技術中的制備方法做進一步的改進，以便消除所述弊端。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，包括：

步驟S1：提供半導體襯底，所述半導體襯底包括高壓器件區域和低壓器件區域，在所述高壓器件區域的半導體襯底上形成有圖案化的高壓柵極氧化物層；

步驟S2：在所述低壓器件區域的半導體襯底上和所述高壓柵極氧化物層的兩側形成低壓柵極氧化物層；

步驟S3：在所述低壓柵極氧化物層上形成低壓柵極結構及其間隙壁，同時在所述高壓柵極氧化物層上形成高壓柵極結構及其間隙壁，其中在所述高壓器件區域中所述間隙壁的關鍵尺寸和所述高壓柵極結構的關鍵尺寸之和等于下方的所述高壓柵極氧化物層的關鍵尺寸；

步驟S4：在所述高壓器件區域和所述低壓器件區域形成金屬硅化物阻擋層并圖案化，以露出所述低壓柵極結構兩側的所述低壓柵極氧化物層和所述高壓柵極結構；