[發(fā)明專利]一種級(jí)聯(lián)芯片啟動(dòng)方法及相關(guān)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201610016985.6
• 申請(qǐng)日: 2016-01-11
• 公開(kāi)（公告）號(hào): CN105701038B
• 公開(kāi)（公告）日: 2019-02-05
• 發(fā)明（設(shè)計(jì)）人: 張潛龍
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): G06F13/10
• 分類號(hào): G06F13/10
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郝傳鑫;熊永強(qiáng)

本發(fā)明實(shí)施例公開(kāi)了一種級(jí)聯(lián)芯片啟動(dòng)方法及相關(guān)裝置，包括：在發(fā)送端與接收端通過(guò)第一總線建立連接之后，發(fā)送端可以通過(guò)第一總線檢測(cè)發(fā)送端的外圍組件快速互聯(lián)接口的參數(shù)與接收端的外圍組件快速互聯(lián)接口的參數(shù)是否匹配；若匹配，則發(fā)送端可以通過(guò)第二總線將發(fā)送端的外圍組件快速互聯(lián)接口與接收端的外圍組件快速互聯(lián)接口建立連接；在發(fā)送端通過(guò)第二總線與接收端建立連接之后，發(fā)送端可以通過(guò)第二總線向接收端發(fā)送用于啟動(dòng)接收端的啟動(dòng)程序，以使接收端將啟動(dòng)程序存儲(chǔ)至雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR中，并運(yùn)行啟動(dòng)程序，以啟動(dòng)接收端。由此可見(jiàn)，實(shí)施本發(fā)明實(shí)施例能夠減少級(jí)聯(lián)芯片啟動(dòng)過(guò)程中的啟動(dòng)時(shí)長(zhǎng)。

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種級(jí)聯(lián)芯片啟動(dòng)方法及相關(guān)裝置。

背景技術(shù)

在視頻編解碼領(lǐng)域中，單顆芯片具有優(yōu)先處理的特權(quán)，但由于視頻編解碼過(guò)程中單顆芯片編解碼的速率較低，則經(jīng)常出現(xiàn)編解碼能力不足的問(wèn)題。為了解決這個(gè)問(wèn)題，就采用了多顆芯片級(jí)聯(lián)的方式，以擴(kuò)展用戶終端編解碼的處理能力。雖然將多顆芯片級(jí)聯(lián)可以解決用戶終端編解碼能力不足的問(wèn)題，但也涉及到多顆芯片啟動(dòng)的問(wèn)題。

目前，由于系統(tǒng)級(jí)芯片(System-on-a-Chip，SOC)設(shè)計(jì)復(fù)雜，芯片啟動(dòng)時(shí)，需要先初始化中央處理模塊(central processing unit，CPU)、雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data Rate，DDR)以及其他外設(shè)，由于啟動(dòng)程序均是存儲(chǔ)在閃存中，若每一顆芯片均配置一個(gè)閃存則會(huì)導(dǎo)致資源浪費(fèi)。因此，現(xiàn)有技術(shù)中通常是從多顆芯片中選取一顆芯片作為主芯片，將其他芯片作為從芯片，通過(guò)兩線式串行總線(Inter-Integrated Circuit，I2C)將主芯片與從芯片連接起來(lái)，并給予主芯片配置一個(gè)閃存來(lái)存儲(chǔ)啟動(dòng)程序；當(dāng)主芯片啟動(dòng)后，則可以與從芯片建立連接，以初始化從芯片的CPU以及DDR，并將啟動(dòng)程序傳輸給從芯片，寫入從芯片的DDR，當(dāng)從芯片運(yùn)行DDR中的啟動(dòng)程序，則可以啟動(dòng)完成。由于通過(guò)I2C總線傳輸過(guò)程中I2C接口運(yùn)行頻率較低，而實(shí)際應(yīng)用中啟動(dòng)程序包含的數(shù)據(jù)比較多，則需要較長(zhǎng)的時(shí)間才可以完成該啟動(dòng)程序的傳輸，從而導(dǎo)致多顆芯片級(jí)聯(lián)時(shí)，芯片啟動(dòng)過(guò)程中耗時(shí)長(zhǎng)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例公開(kāi)了一種級(jí)聯(lián)芯片啟動(dòng)方法及相關(guān)裝置，能夠減少級(jí)聯(lián)芯片啟動(dòng)過(guò)程中的啟動(dòng)時(shí)長(zhǎng)。

本發(fā)明實(shí)施例第一方面公開(kāi)了一種級(jí)聯(lián)芯片啟動(dòng)方法，包括：

在發(fā)送端與接收端通過(guò)第一總線建立連接之后，所述發(fā)送端通過(guò)所述第一總線檢測(cè)所述發(fā)送端的外圍組件快速互聯(lián)接口的參數(shù)與所述接收端的外圍組件快速互聯(lián)接口的參數(shù)是否匹配；

若匹配，則所述發(fā)送端通過(guò)第二總線將所述發(fā)送端的外圍組件快速互聯(lián)接口與所述接收端的外圍組件快速互聯(lián)接口建立連接；

在所述發(fā)送端通過(guò)所述第二總線與所述接收端建立連接之后，所述發(fā)送端通過(guò)所述第二總線向所述接收端發(fā)送用于啟動(dòng)所述接收端的啟動(dòng)程序，以使所述接收端將所述啟動(dòng)程序存儲(chǔ)至雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR中，并運(yùn)行所述啟動(dòng)程序，以啟動(dòng)所述接收端。通過(guò)實(shí)施該實(shí)施方式能夠減少級(jí)聯(lián)芯片啟動(dòng)過(guò)程中的啟動(dòng)時(shí)長(zhǎng)。

結(jié)合第一方面的實(shí)現(xiàn)方式，在第一方面的第一種可能的實(shí)現(xiàn)方式中，還可以執(zhí)行以下步驟：

所述發(fā)送端通過(guò)所述第一總線向所述接收端發(fā)送攜帶有用于配置所述接收端的外圍組件快速互聯(lián)接口的參數(shù)的配置指令，所述配置指令用于指示所述接收端將所述配置指令攜帶的參數(shù)配置為所述接收端的外圍組件快速互聯(lián)接口的參數(shù)；

其中，所述發(fā)送端通過(guò)所述第一總線檢測(cè)所述發(fā)送端的外圍組件快速互聯(lián)接口的參數(shù)與所述接收端的外圍組件快速互聯(lián)接口的參數(shù)是否匹配，包括：

所述發(fā)送端通過(guò)所述第一總線檢測(cè)所述發(fā)送端的外圍組件快速互聯(lián)接口的參數(shù)與所述接收端的配置后的外圍組件快速互聯(lián)接口的參數(shù)是否匹配。通過(guò)實(shí)施該實(shí)施方式能夠增加發(fā)送端的外圍組件快速互聯(lián)接口與接收端的外圍組件快速互聯(lián)接口建立連接的匹配概率。