[發明專利]DRAM不良晶粒的回收再利用方法有效
| 申請號: | 201610015283.6 | 申請日: | 2016-01-08 |
| 公開(公告)號: | CN105655268B | 公開(公告)日: | 2018-03-27 |
| 發明(設計)人: | 黃曦;黃華 | 申請(專利權)人: | 沛頓科技(深圳)有限公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66;H01L21/67;H01L21/8242 |
| 代理公司: | 東莞市中正知識產權事務所(普通合伙)44231 | 代理人: | 徐康 |
| 地址: | 518000 廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | dram 不良 晶粒 回收 再利用 方法 | ||
技術領域
本發明涉及DRAM動態隨機存儲器,特別涉及DRAM不良芯片的回收再利用方法。
背景技術
DRAM(Dynamic Random Access Memory動態隨機存儲器)內存芯片是由DRAM晶圓上的芯片封裝而成,單片晶圓上通常含有幾種不同類型的芯片(die)——良品芯片、工藝監控芯片以及不良芯片。通常情況下,良品芯片會被切割封裝而進行后續芯片測試,工藝監控芯片和不良芯片則會被廢棄并做無害化處理。不良芯片是指因部分電路存在缺陷而不能基本滿足器件的特征或設計規格書的芯片(電路單元)。但多數不良芯片的損壞電路僅僅占到整個電路面積的很小一部分,這就為針對部分電路區塊進行功能測試繼而篩選甄別出一半存儲容量可用的產品提供了可能。
在成熟DRAM產品晶圓中不良芯片所占比例可以達到10%~20%左右,以DDR3 4Gb DRAM產品為例,經過分析晶圓上的不良芯片有超過一半比例仍然有2Gb容量的單元是可用,因此回收利用這一部分芯片將會為企業帶來可觀的收入。
發明內容
針對現有技術的缺失,本發明的目的在于提供一種DRAM不良芯片的回收再利用方法。
本發明解決其技術問題所采用的技術方案是:提供一種DRAM不良芯片的回收再利用方法,其特征在于包括如下步驟:
1)在晶圓測試過程中,根據正常全容量測試過程出現失效的地址范圍,對每顆芯片做出初步分類,并在晶圓對位圖(Wafer Mapping)對每顆芯片做出標記;
2)在芯片貼片(Die Bond)時通過晶圓對位圖將相同類型半容量的芯片抓取貼到同一個基板上,并將不同類別芯片分別放置;
3)針對每種類型的半容量芯片,特別定制對應的專用邦線方式,讓對應地址線在芯片內部強制連接到低電平或者高電平;
4)針對各種類型半容量芯片開發測試程序,修改測試程序引腳定義、地址范圍、測試向量訪問范圍,控制測試程序對芯片固定半容量的訪問;
5)完成封裝后的芯片,通過定制測試程序完成最終芯片測試,篩選出真正半容量參數、功能、速度均達標的芯片作為最終成品。
本發明的有益效果是:成本低、兼容性強,同時,通過回收利用半容量芯片,可提高產品產出率,增加企業收益。
附圖說明
圖1是DRAM存儲單元尋址示意圖;
圖2是傳統標準DRAM邦線示意圖;
圖3是容量減半的地址線邦線修改方式示意圖;
圖4是傳統DRAM生產方法流程示意圖;
圖5本發明DRAM不良芯片的回收再利用方法流程示意圖。
具體實施方式
本發明一種DRAM不良芯片的回收再利用方法實施例,其特征在于包括如下步驟:
1) 上游晶圓廠在晶圓測試過程中,根據正常全容量測試過程中出現失效的地址范圍,對每顆芯片做出初步分類, Bin左半好芯片:A15=0一半容量合格,Bin右半好芯片:A15=1一半容量合格……在晶圓對位圖(Wafer Mapping)對每顆芯片做出標記;
2) 封裝廠在芯片貼片(Die Bond)時通過晶圓對位圖將相同類型半容量的芯片抓取貼到同一個基板上,不同類別芯片分別放置;
3) 針對每種類型的半容量芯片,特別定制對應的專用邦線方式,讓對應地址線在芯片內部強制連接到基板的接地引腳或者連接到基板的電源引腳;
4) 針對各種類型半容量芯片開發測試程序,修改測試程序引腳定義、地址范圍、測試向量訪問范圍,從而控制測試程序對芯片固定半容量的訪問;
5) 完成封裝后的芯片,通過定制測試程序完成最終芯片測試,篩選出真正半容量參數、功能、速度均達標的芯片作為最終成品。
在內存模組上使用標準半容量PCB,例如如果半容量芯片是2Gb,則使用標準2Gb對應的PCB板,此時對于最終模組和系統來說,該內存的使用與一般內存無異。
本發明針對業界常用的保持原有封裝形式、多種組合測試、修改模組PCB的做法存在的缺陷,提出針對芯片封裝測試的改進方法,對芯片封裝方式做修改,并通過測試方法的調整,使用很低成本完成所需DRAM芯片的容量減半回收利用。
根據JEDEC標準的定義,DRAM尋址是通過相應地址引腳輸入地址信息進行訪問。如圖1所示,以DDR3 4Gb芯片為例,地址引腳包括BA0~BA2控制的Bank地址、和A0~A15控制的行列地址,因此封裝中標準的邦線方式是通過金屬引線將基板和晶圓對應的同樣功能接口的焊線點(bond pad)連接在一起。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于沛頓科技(深圳)有限公司,未經沛頓科技(深圳)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610015283.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:反應腔室及半導體加工設備
- 下一篇:嵌入式元件封裝結構的制作方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





