[發明專利]一種抗總劑量效應的SOIMOS器件及其制作方法

在審

• 申請號: 201610008646.3
• 申請日: 2016-01-07
• 公開（公告）號: CN106952953A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 陳靜;何偉偉;羅杰馨;黃建強;王曦
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/08
• 代理公司: 上海光華專利事務所31219
• 代理人: 余明偉

1.一種抗總劑量效應的SOI MOS器件，包括背襯底、位于所述背襯底上的絕緣埋層、位于所述絕緣埋層上的有源區以及包圍所述有源區的淺溝槽隔離結構；其特征在于：

所述有源區包括柵區、位于所述柵區下的體區、分別位于所述體區橫向兩端的加固源區和第一導電類型漏區以及位于所述加固源區上部的第一硅化物；

所述加固源區包括重摻雜第一導電類型區、重摻雜第二導電類型區以及淺第一導電類型區，其中，所述重摻雜第二導電類型區包圍所述重摻雜第一導電類型區的縱向兩端及底部，且所述重摻雜第一導電類型區與重摻雜第二導電類型區均與所述第一硅化物相接觸；所述淺第一導電類型區的橫向兩端分別與所述第一硅化物和所述體區上部相接觸。

2.根據權利要求1所述的抗總劑量效應的SOI MOS器件，其特征在于：所述第一導電類型漏區上部形成有第二硅化物。

3.根據權利要求1所述的抗總劑量效應的SOI MOS器件，其特征在于：所述柵區上部形成有第三硅化物。

4.根據權利要求1、2或3所述的抗總劑量效應的SOI MOS器件，其特征在于：所述硅化物選自硅化鈷及硅化鈦中的任意一種。

5.根據權利要求1所述的抗總劑量效應的SOI MOS器件，其特征在于：所述第一導電類型為N型，所述第二導電類型為P型；或者所述第一導電類型為P型，所述第二導電類型為N型。

6.根據權利要求1所述的抗總劑量效應的SOI MOS器件，其特征在于：所述柵區包括形成于所述體區上的柵介質層以及位于所述柵介質層上的柵極。

7.根據權利要求6所述的抗總劑量效應的SOI MOS器件，其特征在于：所述柵區周圍設有側墻隔離結構。

8.一種抗總劑量效應的SOI MOS器件的制作方法，其特征在于，包括如下步驟：

S1：提供一自下而上依次包括背襯底、絕緣埋層及頂層硅的SOI襯底，在所述頂層硅中制作淺溝槽隔離結構，隔離出有源區；

S2：在所述有源區上制作柵區；

S3：分別定義所述柵區兩側的所述有源區為加固源區及第一導電類型漏區，對所述加固源區及第一導電類型漏區上部進行第一導電類型摻雜，形成淺第一導電類型區，然后在所述柵區周圍形成覆蓋部分所述淺第一導電類型區的側墻隔離結構；

S4：對所述加固源區的縱向中間段下部進行第二導電類型重摻雜，形成第一重摻雜第二導電類型區；對所述加固源區位于所述第一重摻雜第二導電類型區上方的區域進行第一導電類型重摻雜，形成重摻雜第一導電類型區；對所述加固源區的縱向兩端進行第二導電類型重摻雜，分別形成第二重摻雜第二導電類型區及第三重摻雜第二導電類型區；其中，第二重摻雜第二導電類型區、所述第一重摻雜第二導電類型區及第三重摻雜第二導電類型區依次相連，包圍所述重摻雜第一導電類型區的的縱向兩端及底部；

S5：在所述加固源區上形成金屬層，并熱處理使所述金屬與其下的Si材料反應，生成第一硅化物，所述第一硅化物與所述重摻雜第二導電類型區及所述重摻雜第一導電類型區均相接觸。

9.根據權利要求8所述的抗總劑量效應的SOI MOS器件的制作方法，其特征在于：于所述步驟S4中，對所述第一重摻雜第二導電類型區上方進行第一導電類型重摻雜時，同時對所述第一導電類型漏區未被所述側墻隔離結構覆蓋的區域進行第一導電類型重摻雜。

10.根據權利要求8所述的抗總劑量效應的SOI MOS器件的制作方法，其特征在于：于所述步驟S4中，采用一道在所述加固源區縱向中間段設有開口的掩膜版，經由該掩膜版垂直地進行重摻雜第二導電類型離子注入，得到所述第一重摻雜第二導電類型區。

11.根據權利要求10所述的抗總劑量效應的SOI MOS器件的制作方法，其特征在于：所述第二導電類型離子的注入濃度范圍是1E15-9E15/cm²。

12.根據權利要求8所述的抗總劑量效應的SOI MOS器件的制作方法，其特征在于：于所述步驟S5中，所述熱處理的溫度范圍是700-900℃，時間為50-70秒。

13.根據權利要求8所述的抗總劑量效應的SOI MOS器件的制作方法，其特征在于：于所述步驟S5中，分別在第一導電類型漏區上部及所述柵區上部形成第二硅化物及第三硅化物。