[發(fā)明專利]一種用于檢驗非易失存儲單元受干擾的方法及裝置

有效

• 申請?zhí)枺?/td>: 201610006347.6
• 申請日: 2016-01-06
• 公開（公告）號: CN105702293B
• 公開（公告）日: 2019-09-17
• 發(fā)明（設(shè)計）人: 蘇香
• 申請（專利權(quán)）人: 上海芯澤電子科技有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/14
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

本發(fā)明提供一種用于檢驗非易失存儲單元受干擾的方法，其適用于非易失存儲單元，所述方法包括以下步驟：a)設(shè)置計數(shù)器的計數(shù)值為一預(yù)設(shè)值；b)接收擦除塊指令，所述擦除塊指令中包含相應(yīng)擦除塊的地址信息；c)根據(jù)所述相應(yīng)擦除塊的地址信息執(zhí)行擦除操作；d)根據(jù)計數(shù)器的當(dāng)前計數(shù)值以確定所述相應(yīng)擦除塊所在的同一個塊組的相應(yīng)干擾塊；e)對所述相應(yīng)干擾塊進行修復(fù)操作；f)將計數(shù)器的計數(shù)值加1，并返回步驟b)。本發(fā)明不僅可以節(jié)省時間，而且能夠及時有效地檢驗并且修復(fù)被干擾的存儲單元。同時，芯片在流片后能夠大大縮減燒錄時間成本，以及時將產(chǎn)品推向給客戶。

技術(shù)領(lǐng)域

本發(fā)明涉及電子領(lǐng)域，尤其涉及一種用于檢驗非易失存儲單元受干擾的方法及裝置。

背景技術(shù)

NOR flash閃存是一種非易失存儲器，可以對被稱為“塊”的存儲器單元陣列進行擦寫和再編程。任何flash器件的寫入操作只能在空或已擦除的單元內(nèi)進行。所以，在大多數(shù)情況下，在進行寫入操作之前必須先執(zhí)行擦除。

Nor flash存儲單元編程寫入原理如圖1所示，在柵極和漏極加高壓，通過熱電子注入(hot electron injection)的方式，通過源極給浮柵充電。

擦寫原理如圖2所示，在柵極加負高壓，阱中加正高壓，利用F-N隧道效應(yīng)(FowlerNordheim tunneling)將浮柵上的電荷釋放。

早期的flash產(chǎn)品在布局時以一定數(shù)量的存儲單元作為一個塊(block)，再以“塊”為單位，布局整個產(chǎn)品的存儲陣列。以4M bit為例，存儲單元陣列分布如圖3。一個塊的大小通常是64k byte，也就是用戶經(jīng)常使用到的塊擦除大小(block erase size)，這個塊中的存儲單元由一定數(shù)量的字線(WL)和一定數(shù)量的位線(BL)組成，并且具有共同的阱。塊與塊之間的字線、位線和阱(well)都是相互獨立的。這樣，當(dāng)對某一塊進行擦寫操作時，不會影響到其他的塊。

隨著存儲單元工藝技術(shù)的進步，其工藝特征尺寸越來越小，為縮小整個芯片的面積，在布局存儲單元陣列時，通常會把幾個block放在一起，同時由于flash產(chǎn)品應(yīng)用的多樣化，塊擦除的大小不再局限于64k byte，目前主流的應(yīng)用也會采用4k byte擦除(sectorerase size)或者是32k byte擦除(half block erase size)。由于是Nor型存儲架構(gòu)，這樣在擦除某一區(qū)域(例如該區(qū)域可以是4kbyte(一個sector)或32kbyte(half block)或者是64kbyte(block))時，選中單元的漏極和未選中單元的漏極連接在一起，同時選中單元和未選中單元共用同一個阱，就不可避免的遇到干擾其它未選中區(qū)域的問題，其結(jié)果表現(xiàn)為存儲單元原先存儲的是'0'被干擾為'1'，或者原先存儲的是'1'被干擾為'0'，從而造成位反轉(zhuǎn)。

Nor Flash的位反轉(zhuǎn)現(xiàn)象，主要是由以下一些原因/效應(yīng)所導(dǎo)致：1)漂移效應(yīng)(Drifting Effects)，漂移效應(yīng)是指，Nor Flash中cell的電壓值慢慢地改變，并且與原始值不同。2)讀操作干擾產(chǎn)生的錯誤(Read-Disturb Errors)，此效應(yīng)是指，對一個頁進行數(shù)據(jù)讀取操作，卻使得對應(yīng)的某個位的數(shù)據(jù)產(chǎn)生永久性的變化，即Flash上的該位的值發(fā)生改變。3)編程干擾所產(chǎn)生的錯誤(Program-Disturb Errors)，此現(xiàn)象有時候也叫做漏極電壓干擾(drain disturb)，其原因是對于某個頁面的編程操作，即寫操作時漏極會施加一定的高壓，由于采用Nor型存儲架構(gòu)，多個存儲單元的漏極會連接在一起，這樣當(dāng)選中單元做編程操作時，高壓會同時加載到選中單元和未選中單元的漏極，此高壓會慢慢改變未選中存儲單元內(nèi)部電荷變化。當(dāng)該變化積累到一定程度時，其存儲狀態(tài)就會從'0'變?yōu)?1'。4)擦除干擾(Erase Disturb)，在擦除sector或者block時，由于鄰近的sector或者block處在同一個阱當(dāng)中，當(dāng)阱電位升高至一定程度，并且干擾時間積累到一定程度時，也會改變存儲單元內(nèi)部電荷分布，從而改變存儲狀態(tài)。