[發明專利]用于減少泄漏的SRAM架構

有效

• 申請號: 201580084597.5
• 申請日: 2015-09-17
• 公開（公告）號: CN108352179B
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 巴巴克·穆罕默迪;喬基姆·尼夫斯·羅德里格斯
• 申請（專利權）人: 艾克斯安耐杰克有限公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/419
• 代理公司: 青島聯智專利商標事務所有限公司 37101
• 代理人: 遲承柏;邵新華

本發明總體上涉及半導體存儲器領域，并且具體地涉及包括靜態隨機存取存儲器(SRAM)位單元(100)的存儲器單元。通過在讀取存取或寫入存取以及空閑狀態期間將讀取存取晶體管端子連接到GND或VDD來減少讀取路徑中的泄漏電流。SRAM單元反相器在大小上可以是不對稱的。存儲器可以包括各種升壓電路，以允許對有區別的電源電壓的低壓操作或應用。

技術領域

本發明總體上涉及電子硬件存儲器領域，并且具體地涉及包括靜態隨機存取存儲器(SRAM)位單元的存儲器單元。

背景技術

SRAM在低壓操作中的性能和可靠性對工程界提出了挑戰。低壓SRAM的一個工程挑戰主要是由于在縮放的電源電壓下性能下降的模擬感測放大器。此外，現有低壓SRAM解決方案存在以下問題：由于其在位單元中需要8個晶體管而導致較高的面積成本；較高的設計和制作成本。

隨著新設備和應用近來在物聯網(IoT)領域內興起，對超低壓設計的需求增加。大多數IoT設備將受益于低壓存儲器以節省電池，并且還受益于生產和面積成本降低的存儲器。國際半導體技術藍圖(ITRS藍圖)指出，當前6T SRAM結構的革命性替代品是有待研究的挑戰。

因此，需要一種高產、低壓的SRAM。

發明內容

鑒于以上內容，本發明的目標在于解決或至少減少以上討論的缺點中的一個或若干個。總體上，以上目標通過所附獨立權利要求實現。

根據第一方面，本發明通過連接到第一電源電壓的存儲器來實現，所述存儲器包括：多個存儲器單元，被安排為具有行和列的矩陣；多條字線，每條字線WL都包括所述多個存儲器單元中的一行；

多個位線對，其中，每個位線對都包括：所述多個存儲器單元中的一列；

讀取位線RBL，被安排用于對所述位線對的所述存儲器單元進行讀取；以及

寫入位線WBL，被安排用于對所述位線對的所述存儲器單元進行寫入；

每個存儲器單元都包括靜態隨機存取存儲器(SRAM)位單元，所述SRAM位單元包括：

兩個交叉耦合的反相器；

單個寫入存取晶體管，被安排用于向所述SRAM位單元供應來自包括所述存儲器單元的所述WBL的數據，其中，所述單個寫入存取晶體管被安排成使用寫入字線WWL信號來激活；以及

第一讀取存取晶體管和第二讀取存取晶體管，被安排用于饋送來自所述SRAM位單元的數據，并且其中，所述第二讀取存取晶體管被安排成使用讀取字線RWL信號來激活，并且其中，所述第一讀取存取晶體管被安排用于轉換由所述兩個交叉耦合的反相器存儲的數據；

其中，所述SRAM位單元連接到反相器，所述反相器被安排用于在對所述存儲器單元的讀取操作期間將所述第一讀取存取晶體管連接到地并且用于在其他情況下將所述第一讀取存取晶體管連接到所述第一電源電壓。

通過為SRAM位單元中的讀取晶體管提供虛擬地，使用在位單元不參與讀取操作時將第一讀取存取晶體管連接到第一電源電壓(VDD)的反相器(尾部緩沖器)，位單元泄漏將大幅減少。此外，通過僅將單個寫入存取晶體管、并且因此單條WBL用于每個位單元，可以大幅減小位單元的面積和能量成本。

根據一些實施例，所述兩個交叉耦合的反相器在大小上是不對稱的。這種不對稱設計有助于通過單個寫入存取晶體管以低驅動強度進行寫入操作。

根據一些實施例，所述多條字線中的每條WL連接到第一解碼器和第二解碼器，

其中，所述第一解碼器被安排用于對讀取地址進行解碼并且輸出所述RWL信號以選擇WL用于讀取包括在所述WL的所述存儲器單元中的所述SRAM位單元的數據，由此，所選WL將向所述所選WL的所述存儲器單元的所述讀取數據存取晶體管供應讀取數據；并且