[發(fā)明專利]編碼裝置、解碼裝置和發(fā)送裝置

有效

• 申請?zhí)枺?/td>: 201580082885.7
• 申請日: 2015-09-07
• 公開（公告）號: CN108028668B
• 公開（公告）日: 2019-03-19
• 發(fā)明（設(shè)計(jì)）人: 宮田好邦;杉原堅(jiān)也;吉田英夫
• 申請（專利權(quán)）人: 三菱電機(jī)株式會(huì)社
• 主分類號: H03M13/27
• 分類號: H03M13/27
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 鄧毅;馬建軍

糾錯(cuò)編碼器(10)具有交織電路(31)、編碼運(yùn)算電路(32₁、32₂)和解交織電路(33)。交織電路(31)在標(biāo)準(zhǔn)速模式時(shí)，根據(jù)在1個(gè)系統(tǒng)的傳輸幀中以C列間隔排列的多列比特生成1個(gè)系統(tǒng)的編碼前比特序列(IL₁)，在2倍速模式時(shí)，根據(jù)在2個(gè)系統(tǒng)中的各系統(tǒng)的傳輸幀中以C/2列間隔排列的多列比特生成編碼前比特序列(IL₁、IL₂)。編碼運(yùn)算電路(32₁、32₂)對1個(gè)系統(tǒng)的編碼前比特序列(IL₁)或2個(gè)系統(tǒng)的編碼前比特序列(IL₁、IL₂)實(shí)施糾錯(cuò)編碼。

技術(shù)領(lǐng)域

本發(fā)明涉及用于糾正數(shù)字?jǐn)?shù)據(jù)的比特錯(cuò)誤的糾錯(cuò)技術(shù)，特別涉及光通信等數(shù)字通信中使用的糾錯(cuò)技術(shù)。

背景技術(shù)

糾錯(cuò)技術(shù)作為對數(shù)字通信系統(tǒng)、信息記錄系統(tǒng)和計(jì)算機(jī)系統(tǒng)等系統(tǒng)中產(chǎn)生的數(shù)字?jǐn)?shù)據(jù)的比特錯(cuò)誤進(jìn)行糾正的技術(shù)而被廣泛采用。例如，在確定光轉(zhuǎn)送網(wǎng)絡(luò)/接口規(guī)格的ITU-T建議G.709(非專利文獻(xiàn)1)中，規(guī)定有作為一種光傳輸幀的OTUk(Optical channelTransport Unit-k：光通道傳輸單元-k)幀的格式，在該OTUk幀中，對包含客戶端信號的有效載荷附加前方糾錯(cuò)(FEC：Forward Error Correction)碼。這里，OTUk中的“k”是根據(jù)傳輸速度確定的值，取1～4中的任意整數(shù)值。例如，在使用OTU1幀的數(shù)據(jù)傳輸?shù)那闆r下，每1個(gè)數(shù)據(jù)序列能夠確保大約2.5Gbit/s的傳輸速度。另外，1Gbit/s意味著每秒1千兆比特。在使用OTU4幀的數(shù)據(jù)傳輸?shù)那闆r下，每1個(gè)數(shù)據(jù)序列能夠確保100Gbit/s以上的傳輸速度。

并且，為了改善前方糾錯(cuò)的特性，還存在對作為糾錯(cuò)編碼對象的比特序列進(jìn)行交織的技術(shù)。例如，在專利文獻(xiàn)1(日本特開2011-146932號公報(bào))中公開有一種糾錯(cuò)編碼器，該糾錯(cuò)編碼器包含進(jìn)行重新排列傳輸數(shù)據(jù)的比特序列順序的交織的交織電路、對該交織電路的輸出實(shí)施糾錯(cuò)編碼的編碼運(yùn)算電路、使該編碼運(yùn)算電路的輸出比特序列的順序返回交織前的原來順序的解交織電路。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2011-146932號公報(bào)(例如圖3和段落0047～0061)

非專利文獻(xiàn)

非專利文獻(xiàn)1：ITU-T建議G.709/Y.1331、“Interfaces for the opticaltransport network”

發(fā)明內(nèi)容

發(fā)明要解決的課題

伴隨近年來通信網(wǎng)中的業(yè)務(wù)量需要的增大，要求提高通信裝置的傳輸速度，有時(shí)需要根據(jù)通信網(wǎng)的狀態(tài)對通信裝置的傳輸速度進(jìn)行切換。該情況下，還必須根據(jù)該傳輸速度的切換對糾錯(cuò)編碼的處理速度進(jìn)行切換。例如，在100Gbit/s的傳輸速度被切換成其倍速的200Gbit/s的情況下，按照200Gbit/s的傳輸速度，需要將糾錯(cuò)編碼的處理速度切換成2倍以上。

但是，當(dāng)以能夠切換糾錯(cuò)編碼的處理速度的方式設(shè)計(jì)電路時(shí)，存在導(dǎo)致電路的大規(guī)模化和通信裝置的高成本化這樣的課題。例如，如果在一臺通信裝置內(nèi)安裝2個(gè)專利文獻(xiàn)1公開的糾錯(cuò)編碼器，則能夠?qū)崿F(xiàn)這2個(gè)糾錯(cuò)編碼器并列進(jìn)行動(dòng)作的動(dòng)作模式和僅1個(gè)糾錯(cuò)編碼器進(jìn)行動(dòng)作的動(dòng)作模式。通過從這些動(dòng)作模式中的一方切換成另一方，能夠?qū)⒓m錯(cuò)編碼的處理速度切換成2倍或1/2倍。但是，由于要安裝能夠并列進(jìn)行動(dòng)作的2個(gè)糾錯(cuò)編碼器，因而存在電路整體大規(guī)模化這樣的課題。

鑒于上述情況，本發(fā)明的目的在于，提供能夠在抑制電路規(guī)模增大的同時(shí)切換糾錯(cuò)編碼的處理速度的編碼裝置、解碼裝置和發(fā)送裝置。

用于解決課題的手段