[發明專利]源費米濾波器場效應晶體管

有效

• 申請號: 201580081177.1
• 申請日: 2015-06-22
• 公開（公告）號: CN107787525B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: U.E.阿夫西;I.A.揚
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/775;H01L29/06;H01L21/335;H01L21/336
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 徐予紅;楊美靈

討論了在源極和源極觸點之間具有費米濾波器的費米濾波器場效應晶體管、結合這樣的晶體管的系統以及用于形成它們的方法。這樣的晶體管可以包括兩者均具有第一極性的源極和漏極之間的溝道以及源極和源極觸點之間的費米濾波器，使得費米濾波器具有與第一極性互補的第二極性。

技術領域

本發明的實施例通常涉及低泄漏和低功率場效應半導體晶體管并且更具體地涉及源費米濾波器場效應晶體管和關聯設備。

背景技術

在集成電路的上下文中，可能期望實現具有低泄漏電流的低功率晶體管。然而，當前的晶體管設計和實現可具有相當多的限制。例如，金屬氧化物半導體場效應晶體管（MOSFET）具有帶有的理論極限的亞閾值斜率（例如，使得k是玻爾茲曼常數，T是溫度并且q是元電荷）。在室溫下，例如針對MOSFET，亞閾值斜率（SS）的理論極限可以是60mv/dec（毫伏/每十）。

特別地，針對可以確定集成電路的備用功率要求的泄漏電流目標，MOSFET可以僅以的最大速率（例如室溫下的60mv/dec）從泄漏電流目標增加到MOSFET的導通電流。此外，對于低有功功率，可要求集成電路以更低的電源電壓進行操作。然而，由于從泄漏電流到導通電流的電流的增加的有限（例如）速率，當在低電源電壓下操作MOSFET時，導通電流（以及因此性能）被顯著減少，因為它可能正在接近它的閾值電壓進行操作。

在其它實現中，可以實現隧穿場效應晶體管（TFET）。這樣的TFET可以實現更急劇的導通行為（例如比MOSFET更低的亞閾值斜率），這可以在更低的電源電壓下使能比MOSFET更高的導通電流。然而，為了獲得這樣的TFET特性，可需要各種材料和/或制造進步，諸如開發外來的溝道材料、在這樣的外來的溝道材料上獲得低缺陷密度氧化物和/或使用這樣的外來的材料來制造薄晶體管體。

因而，現有技術并未提供具有高性能和低泄漏電流的低功率晶體管。此外，由于新穎材料要求導致諸如TFET的替代技術可能需要相當大的開發努力。這樣的問題在低功率集成電路實現中可成為關鍵。

附圖說明

在附圖中通過示例并且不是通過限制來說明本文中描述的材料。為了說明的簡單和清楚起見，圖中說明的元件不一定按比例繪制。例如，為了清楚起見，某些元件的尺寸可相對于其它元件被放大。此外，在認為適當的地方，在圖中已經重復附圖標記以指示對應的或類似的元件。在圖中：

圖1是示例晶體管的平面圖；

圖2說明了處于關斷狀態的示例N-F3ET的示例能帶圖；

圖3說明了處于導通狀態的示例N-F3ET的示例能帶圖；

圖4說明了處于關斷狀態的示例P-F3ET的示例能帶圖；

圖5說明了處于導通狀態的示例P-F3ET的示例能帶圖；

圖6A說明了示例N-F3ET的示例隧道結的示例能帶圖；

圖6B說明了示例P-F3ET的示例隧道結的示例能帶圖；

圖7說明了示例MOSFET和示例F3ET的漏極電流對柵極電壓的示例圖表；

圖8說明了示例MOSFET和示例F3ET的電流頻譜對能量的示例圖表；

圖9是說明用于形成具有源費米濾波器的晶體管的示例過程的流程圖；

圖10是使用具有源費米濾波器場效應晶體管的集成電路的移動計算平臺的說明性圖示；以及

圖11是全部根據本公開的至少某些實現布置的計算設備的功能框圖。

具體實施方式