[發明專利]半導體裝置的制造方法

有效

• 申請號: 201580080945.1
• 申請日: 2015-06-16
• 公開（公告）號: CN107710417B
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 川瀨祐介
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L21/265;H01L29/78
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

本發明涉及的半導體裝置的制造方法的特征在于，具有下述工序：在第1導電型的襯底的上表面側形成第2導電型的層的工序；以及緩沖層形成工序，在該緩沖層形成工序中以使在后的離子注入工序的離子注入角度小于在先的離子注入工序的方式，實施多次將相對于該襯底的下表面的離子注入角度固定而在該襯底的下表面側對第1導電型的雜質進行離子注入的離子注入工序，在該緩沖層形成工序中，以恒定的加速能量進行多次該離子注入工序。

技術領域

本發明涉及一種半導體裝置的制造方法，該半導體裝置例如用于大電流的控制。

背景技術

就例如穿通型IGBT(Insulated Gate Bipolar Transistor)等功率分立半導體裝置而言，近年來，以低成本化為目的，有時使用通過FZ(Floating Zone)法或MCZ(Magneticfield applied Czochralski)法等制造出的廉價的單晶硅襯底。

對使用了N型單晶硅襯底的穿通型IGBT的制造方法簡單地進行說明。首先，在襯底的上表面側形成N+擴散層(發射極層)、P+擴散層(基極層)、柵極絕緣膜、柵極電極、以及金屬配線(發射極電極)等。接下來，從襯底的下表面側進行磨削，使襯底成為例如100μm的厚度。接下來，通過離子注入法從襯底的下表面將雜質向襯底中導入，通過電爐或激光退火等將雜質激活，從而在襯底的下表面側形成N+緩沖層以及P+集電極層。

現有技術中的N+緩沖層例如是將磷以500keV～8MeV左右的能量進行離子注入而形成的，因此雜質濃度成為極大值的位置距離襯底下表面最大也只是5μm左右的深度。

另外，P+集電極層例如是將硼以5～100keV左右的低能量進行離子注入而形成的，因此雜質(硼)位于距離襯底下表面0.1～1.0μm左右的深度。

通常，就在襯底下表面側具有雜質分布的半導體裝置而言，優選以低損耗化為目的，將半導體襯底減薄。由襯底的薄化帶來的低損耗化與耐壓特性的劣化、由截止動作時的浪涌電壓上升帶來的振蕩之間處于折衷關系。

專利文獻1公開了，通過多次質子照射而形成N+緩沖層(場截止層)。如果通過質子照射在襯底形成無序(disorder)(晶體缺陷密度高，接近于非晶的狀態)，則漏電流增加、或者由載流子遷移率的降低引起的損耗增加。于是，在專利文獻1的發明中，實施多次質子照射。具體而言，以通過前一次的質子照射而殘留的無序的位置為目標進行下一次的質子照射。

專利文獻2中公開了，在將氧導入至半導體襯底之后，進行質子照射，從而形成具有寬闊分布(broad distribution)的N+緩沖層。

專利文獻1：國際公開2013/089256號

專利文獻2：日本特開2007-266233號公報

發明內容

優選抑制無序且形成厚的緩沖層。然而，在專利文獻1所公開的技術中，由于將前一次的質子照射的加速能量改變而進行下一次的質子照射，因此存在光束調整需要較長時間、制造效率變差的問題。另外，在專利文獻2所公開的技術中，由于在導入氧之后進行質子照射，因此存在制造工序增加，且無法高精度地控制N+緩沖層的分布的問題。

本發明就是為了解決上述的問題而提出的，其目的在于提供一種半導體裝置的制造方法，該制造方法能夠有效地抑制波動而形成抑制了無序的厚的緩沖層。

本發明涉及的半導體裝置的制造方法的特征在于，具有下述工序：在第1導電型的襯底的上表面側形成第2導電型的層的工序；以及緩沖層形成工序，在該緩沖層形成工序中以使在后的離子注入工序的離子注入角度小于在先的離子注入工序的方式，實施多次將相對于該襯底的下表面的離子注入角度固定而在該襯底的下表面側對第1導電型的雜質進行離子注入的離子注入工序，在該緩沖層形成工序中，以恒定的加速能量進行多次該離子注入工序。

本發明的其他特征在下面加以明確。