[發明專利]高遷移率半導體源極/漏極隔離物

有效

• 申請號: 201580080339.X
• 申請日: 2015-06-26
• 公開（公告）號: CN107667430B
• 公開（公告）日: 2022-07-22
• 發明（設計）人: G.德維;M.V.梅茨;A.S.墨菲;T.加尼;W.拉克馬迪;C.S.莫哈帕特拉;J.T.卡瓦利羅斯;G.A.格拉斯
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8258;H01L21/336;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 鄭浩;劉春元

單片FET包含設置在襯底之上的第一高載流子遷移率半導體材料中的多數載流子溝道。雖然掩膜（例如柵極疊層或犧牲的柵極疊層）正覆蓋橫向溝道區域，但高載流子遷移率半導體材料的隔離物被過度生長，例如環繞電介質橫向隔離物以增大晶體管源極與漏極之間的有效間隔，而沒有晶體管占用空間中的伴隨增大。源極/漏極區域通過高遷移率半導體隔離物電耦合到橫向溝道區域，所述橫向溝道區域可基本上不摻雜（即本征）。例如，采用增大的對于給定橫向柵極尺寸的有效溝道長度，對于給定斷開狀態泄露的晶體管占用空間可被減小，或者對于給定晶體管占用空間的斷開狀態源極/漏極泄露可被減小。

背景技術

對擴展集成電路系統（IC）的摩爾定律的努力已經包含了采用除硅之外的材料（例如III-V化合物半導體材料（例如InP、InGaAs、InAs））的晶體管的發展。這些非硅材料系統通常顯示比硅設備更高的載流子遷移率，并且因此它們的引入已經被長期建議作為朝向更快晶體管的路徑。然而，與更高載流子遷移率一起，在場效應晶體管（FET）中，與對于相等有效（電）溝道長度的硅基FET相比，對于III-V（和Ge）溝道式設備，在源極與漏極之間的斷開狀態（I_off）泄露能夠是顯著更高的。因為斷開狀態泄露通常是有效溝道長度的指數函數，所以可能不清楚的是，如何可以通過使用高遷移率半導體材料來改進晶體管密度，而不是晶體管速度。

附圖說明

作為示例而非作為限制來在附圖中圖示本文描述的材料。為了說明的簡潔和清晰，在附圖中圖示的元件不一定按比例繪制。例如，為了清晰，一些元件的尺寸相對于其它元件可能被放大。此外，在認為適當的情況下，已經在附圖之中重復參考標簽以指示對應或類似元件。在附圖中：

圖1是根據一些實施例的包含設置在襯底之上的硅溝道式鰭式FET和高遷移率鰭式FET的互補金屬氧化物半導體（CMOS）電路系統的俯視圖；

圖2A圖示根據一些實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極和溝道區域的長度的橫截面視圖；

圖2B圖示根據一些實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極區域內鰭寬度的橫截面視圖；

圖2C圖示根據一些實施例的通過在圖1中描繪的高遷移率鰭式FET的橫向溝道區域內鰭寬度的橫截面視圖；

圖3A圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極和溝道區域的長度的橫截面視圖；

圖3B圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極區域內鰭寬度的橫截面視圖；

圖3C圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的橫向溝道區域內鰭寬度的橫截面視圖；

圖4A圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極和溝道區域的長度的橫截面視圖；

圖4B圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極區域內鰭寬度的橫截面視圖；

圖4C圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的橫向溝道區域內鰭寬度的橫截面視圖；

圖5圖示根據一些備選的實施例的通過在圖1中描繪的高遷移率鰭式FET的源極/漏極和溝道區域的長度的橫截面視圖；

圖6是圖示根據一些實施例的制作具有高遷移率半導體源極/漏極隔離物的高遷移率鰭式FET的方法的流程圖；

圖7A、7B、7C、7D、7E和7F圖示根據一些實施例的隨著執行在圖6中圖示的方法演進的通過高遷移率鰭式FET的源極/漏極區域和溝道區域的長度的橫截面視圖；

圖8A、8B、8C、8D、8E和8F圖示根據一些實施例的隨著執行在圖4中圖示的方法演進的通過高遷移率鰭式FET的區域內的鰭結構的寬度的橫截面視圖；