[發(fā)明專利]高遷移率半導(dǎo)體源極/漏極隔離物

有效

• 申請?zhí)枺?/td>: 201580080339.X
• 申請日: 2015-06-26
• 公開（公告）號: CN107667430B
• 公開（公告）日: 2022-07-22
• 發(fā)明（設(shè)計）人: G.德維;M.V.梅茨;A.S.墨菲;T.加尼;W.拉克馬迪;C.S.莫哈帕特拉;J.T.卡瓦利羅斯;G.A.格拉斯
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8258;H01L21/336;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 鄭浩;劉春元

1.一種單片晶體管，包括：

設(shè)置在襯底之上的第一半導(dǎo)體材料的鰭；

設(shè)置在所述第一半導(dǎo)體材料的橫向溝道區(qū)域之上的柵極疊層；以及

一對半導(dǎo)體源極/漏極區(qū)域，與所述柵極疊層通過柵極側(cè)壁隔離物橫向間隔開，并且通過相比所述源極/漏極區(qū)域具有更低雜質(zhì)濃度的所述第一半導(dǎo)體材料與所述橫向溝道區(qū)域垂直間隔開，

其中：

所述第一半導(dǎo)體材料具有比硅的載流子遷移率更大的載流子遷移率，

所述鰭在所述柵極側(cè)壁隔離物之外距所述襯底的第一高度大于所述鰭在所述橫向溝道區(qū)域內(nèi)的第二高度；以及

所述鰭在所述柵極側(cè)壁隔離物之外的第一寬度大于所述鰭在所述橫向溝道區(qū)域內(nèi)的第二寬度。

2.如權(quán)利要求1所述的晶體管，其中所述鰭的所述第一寬度比所述鰭的所述第二寬度大所述第一高度與第二高度之間差的兩倍。

3.如權(quán)利要求1所述的晶體管，其中：

所述第一半導(dǎo)體材料是第一III-V化合物半導(dǎo)體材料，并且所述鰭被設(shè)置在第二III-V化合物半導(dǎo)體的副鰭上；

所述一對源極/漏極區(qū)域進一步包括與所述第一III-V化合物半導(dǎo)體材料接觸的第三III-V化合物半導(dǎo)體材料；以及

所述第三III-V化合物半導(dǎo)體與所述第二III-V化合物半導(dǎo)體材料由所述第一III-V化合物半導(dǎo)體材料分開。

4.如權(quán)利要求1所述的晶體管，其中：

所述襯底是硅；以及

所述第一半導(dǎo)體材料選自由如下項構(gòu)成的組：InGaAs、InAs、InP和InSb。

5.如權(quán)利要求4所述的晶體管，其中：

所述第一半導(dǎo)體材料包括設(shè)置在選自由如下項構(gòu)成的組的第二III-V化合物半導(dǎo)體的副鰭上的第一III-V化合物半導(dǎo)體材料的鰭：AlSb、GaSb、GaAlSb、GaAsSb、InAlAs、GaAs和AlGaAs。

6.如權(quán)利要求1所述的晶體管，其中：

將所述源極/漏極區(qū)域與所述橫向溝道區(qū)域垂直間隔開的所述半導(dǎo)體材料具有與所述橫向溝道區(qū)域相同的雜質(zhì)摻雜物濃度；以及

所述柵極側(cè)壁隔離物包括所述柵極疊層的柵極絕緣體，并且所述柵極側(cè)壁隔離物將所述柵極疊層的金屬柵極電極的側(cè)壁與所述半導(dǎo)體材料的頂部表面分開，所述半導(dǎo)體材料將所述源極/漏極區(qū)域與所述橫向溝道區(qū)域垂直間隔開。

7.一種CMOS集成電路（IC），包括：

硅襯底；

設(shè)置在所述硅襯底的第一區(qū)域之上的n型III-V溝道式鰭式場效應(yīng)晶體管FET，所述n型III-V溝道式鰭式FET進一步包含：

第一III-V化合物半導(dǎo)體材料的鰭；

設(shè)置在所述第一III-V化合物半導(dǎo)體材料的橫向溝道區(qū)域之上的柵極疊層側(cè)壁隔離物和金屬絕緣體柵極疊層；以及

一對半導(dǎo)體源極/漏極區(qū)域，與所述金屬絕緣體柵極疊層通過柵極側(cè)壁隔離物橫向間隔開，并且通過相比所述源極/漏極區(qū)域具有更低雜質(zhì)濃度的所述第一III-V化合物半導(dǎo)體材料與所述橫向溝道區(qū)域垂直間隔開；以及

設(shè)置在所述硅襯底的第二區(qū)域之上的p型硅溝道式鰭式FET，

其中：

所述第一III-V化合物半導(dǎo)體材料具有比硅的載流子遷移率更大的載流子遷移率；

所述鰭在所述柵極側(cè)壁隔離物之外距所述硅襯底的第一高度大于所述鰭在所述橫向溝道區(qū)域內(nèi)的第二高度；

所述鰭在所述柵極側(cè)壁隔離物之外的第一寬度大于所述鰭在所述橫向溝道區(qū)域內(nèi)的第二寬度。

8.如權(quán)利要求7所述的CMOS IC，其中：

所述p型硅溝道式鰭式FET包括寬度等于所述第二寬度的鰭。

9.如權(quán)利要求7所述的CMOS IC，其中：

與所述n型III-V溝道式鰭式FET關(guān)聯(lián)的柵極長度小于與所述p型硅溝道式鰭式FET關(guān)聯(lián)的對應(yīng)柵極長度；以及

所述n型III-V溝道式鰭式FET的所述柵極長度與有效溝道長度之間的差大于所述p型硅溝道式鰭式FET的有效溝道長度的差。