[發明專利]自適應芯片和配置方法

有效

• 申請號: 201580077557.8
• 申請日: 2015-07-31
• 公開（公告）號: CN107430586B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 吳國盛
• 申請（專利權）人: 吳國盛;青島若貝電子有限公司
• 主分類號: G06F15/177
• 分類號: G06F15/177
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 闞梓瑄;王衛忠

一種自適應芯片(100)和配置方法，包括：多個動態可重構單元(110)，以陣列形式設置，每個動態可重構單元(110)可按需動態重配置為不同的運算功能和/或輸入輸出功能，其中，每個動態可重構單元(110)與多個相鄰的動態可重構單元(110)連接，從所述多個相鄰的動態可重構單元(110)中的一個或多個獲得數據，將基于所述數據的運算結果輸出給至少一個相鄰的動態可重構單元(110)?？山档统杀尽?/p>

技術領域

本公開涉及芯片及電子裝置，尤其涉及一種自適應芯片及其配置方法和具有該自適應芯片的電子裝置。

背景技術

科技的發展對芯片設計與制造提出了越來越高的要求，采用以IP核復用及其軟硬件協同驗證為技術支撐的系統級芯片(SoC)，已成為高性能集成電路設計的主流方法。從芯片系統定義、前端電路設計、后端物理實現、芯片制造、封測到軟件開發再到最終的量產也已演變成一個浩大的系統工程。目前，主流的芯片仍然是ASIC與FPGA芯片。

ASIC是應特定用戶要求和特定電子系統的需要而設計、制造的集成電路。ASIC在批量生產時與通用集成電路相比具有體積小、功耗低等優點，但ASIC是一種不可重構的芯片，具有較長的上市時間，而且需要流片。一次流片費用非常高，只有量大情況下，成本才能降低。

FPGA基于ASIC，其基本原理是利用LUT(查找表)。LUT本質上是一個內存表，它把數據事先寫入內存表后，每當輸入一個信號就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出。FPGA允許芯片結構可以靜態重配置，甚至局部動態重配置，在上市時間上比ASIC優勢明顯，但是總體上仍舊需要將設計好的電路事先燒寫進芯片里面。FPGA針對量小的應用成本比較低，但是量大的話，成本相對較高。

ASIC具有固定性，一旦設計完成，芯片功能就被固定下來。除非芯片損壞，否則ASIC的功能不會改變。這種芯片只能適應特定的功能，而不能隨著需求的不同而改變，硬件的升級也基本不可能實現。如果芯片是為衛星設計，一旦衛星到達太空，想實現硬件的升級，要付出非常龐大的成本。

雖然FPGA公司能夠提供一些可配置芯片，但是因為采用了查找表的方式，需要在寫入芯片前，將所有的可能出現的數據計算出來，然后將這些龐大的數據寫入到每個查找表中。這樣，隨著配置數據的增大，寫入FPGA的時間就會越來越長。即使可以實現局部重配置，由于配置的數據量巨大，導致重配置的速度受到極大的限制，所以FPGA無法實現超快速的重配置。

隨著芯片規模和設計復雜度的增大，芯片重配置的時間越來越長，很難利用現有的FPGA技術實現動態的實時重構。

因此，需要設計一種能夠實現動態重新配置功能的自適應芯片，實現一芯多用的功能。

在所述背景技術部分公開的上述信息僅用于加強對本公開的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本申請公開一種自適應芯片及其配置方法和具有該自適應芯片的電子裝置。根據本公開的自適應芯片可以實現快速動態重配置。

本公開的其他特性和優點將通過下面的詳細描述變得顯然，或部分地通過本公開的實踐而習得。

根據本公開的一方面，提供一種自適應芯片，包括：多個動態可重構單元，以陣列形式設置，每個動態可重構單元可按需動態重配置為執行不同的運算功能和/或輸入輸出控制功能，其中，每個動態可重構單元與多個相鄰的動態可重構單元連接，從所述多個相鄰的動態可重構單元中的一個或多個獲得數據，將基于所述數據的運算結果輸出給至少一個相鄰的動態可重構單元。

根據一些實施例，每個動態可重構單元與四至八個相鄰的動態可重構單元連接。

根據一些實施例，每個動態可重構單元包括算術邏輯時序單元，所述算術邏輯時序單元配置為實現算術運算、邏輯運算、空運算、時序延遲及計數中的至少一種。