[發明專利]自適應芯片和配置方法

有效

• 申請號: 201580077557.8
• 申請日: 2015-07-31
• 公開（公告）號: CN107430586B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 吳國盛
• 申請（專利權）人: 吳國盛;青島若貝電子有限公司
• 主分類號: G06F15/177
• 分類號: G06F15/177
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 闞梓瑄;王衛忠

1.一種自適應芯片，包括：

多個動態可重構單元，以陣列形式設置，每個動態可重構單元可按需動態重配置為執行不同的運算功能和/或輸入輸出控制功能，

其中，每個動態可重構單元與多個相鄰的動態可重構單元連接與交互數據，從所述多個相鄰的動態可重構單元中的一個或多個獲得數據，將基于所述數據的運算結果輸出給至少一個相鄰的動態可重構單元；

其中每個動態可重構單元包括算術邏輯時序單元，所述算術邏輯時序單元配置為實現算術運算、邏輯運算、空運算、時序延遲及計數中的至少一種；

其中每個動態可重構單元還包括變量保持器、輸入控制器、輸出控制器。

2.如權利要求1所述的自適應芯片，其中每個動態可重構單元與四至八個相鄰的動態可重構單元連接。

3.如權利要求1所述的自適應芯片，其中每個動態可重構單元通過配置成相應的電路結構實現軟件算法功能。

4.如權利要求1所述的自適應芯片，其中所述算術邏輯時序單元配置為根據指令執行不同的運算功能。

5.如權利要求4所述的自適應芯片，其中每個指令的執行周期是一個時鐘。

6.如權利要求4所述的自適應芯片，其中所述自適應芯片配置為通過動態可重構單元的級聯實現操作的級聯以實現更多的指令。

7.如權利要求1所述的自適應芯片，其中所述算術邏輯時序單元包括時鐘輸入端、重置端、多個指令輸入端、多個操作輸入端、多個操作輸出端。

8.如權利要求7所述的自適應芯片，其中所述多個操作輸入端包括多個被操作數輸入端、多個操作數輸入端、以及進位輸入端。

9.如權利要求7所述的自適應芯片，其中所述多個操作輸出端包括輸出結果低位輸出端、輸出結果高位輸出端、以及標志位輸出端。

10.如權利要求7所述的自適應芯片，其中所述輸入控制器用于控制所述多個操作輸入端的數據來源。

11.如權利要求10所述的自適應芯片，其中所述數據來源為所述多個相鄰的動態可重構單元至少之一或所述變量保持器。

12.如權利要求7所述的自適應芯片，其中所述輸出控制器用于使來自所述多個操作輸出端的數據以單獨和/或合并的方式輸出給所述多個相鄰的動態可重構單元至少之一。

13.如權利要求1所述的自適應芯片，其中所述變量保持器用于寄存參與運算的數據。

14.如權利要求7所述的自適應芯片，其中所述變量保持器用于寄存指令、操作數、及輸入控制器的配置數據，該配置數據用于控制所述輸入控制器的數據來源。

15.如權利要求14所述的自適應芯片，其中所述變量保持器具有獨立的數據通道以分別從頂層輸入操作指令、輸入控制器的配置數據和可寄存操作數。

16.如權利要求1所述的自適應芯片，其中所述自適應芯片用于以流水線或并行的方式實現串行運算的算法。

17.如權利要求1所述的自適應芯片，其中所述自適應芯片包括地址輸入端子和地址控制單元，所述地址控制單元通過所述地址輸入端子來選擇多個動態可重構單元之一進行配置。

18.如權利要求1所述的自適應芯片，其中所述自適應芯片配置為：在配置一次之后，根據輸入數據進行運算；運算完成后，擦除重配置，然后再根據新的輸入數據進行新的運算，以此往復。