[發明專利]半導體存儲裝置有效
| 申請號: | 201580077296.X | 申請日: | 2015-09-10 |
| 公開(公告)號: | CN107430558B | 公開(公告)日: | 2020-12-01 |
| 發明(設計)人: | 長田佳晃;穂谷克彥 | 申請(專利權)人: | 東芝存儲器株式會社 |
| 主分類號: | G06F12/16 | 分類號: | G06F12/16 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 11287 | 代理人: | 楊林勛 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 裝置 | ||
1.一種存儲器系統,其包括:
第一部分,包含:
第一存儲器單元區域,其中提供第一存儲器單元;第二存儲器單元區域,其中提供第二存儲器單元;及
第三存儲器區域,其存儲用所述第二存儲器單元取代所述第一存儲器單元所使用的第一信息;及
第二部分,包含:
ECC電路,其校正通過所述第一存儲器單元存儲的數據的錯誤;以及控制電路,如果校正所述第一存儲器單元中的錯誤的次數達到第一值,那么所述控制電路用所述第二存儲器單元取代所述第一存儲器單元;
其中:
所述第一存儲器單元分配有地址;且
所述控制電路:
存儲通過所述ECC電路成功校正錯誤的所述地址;
存儲在所述地址處成功校正所述錯誤的次數;
確定校正所述第一存儲器單元中的所述錯誤的所述次數是否達到所述第一值;
產生所述第三存儲器區域的地址以用所述第二存儲器單元取代所述第一存儲器單元;且
進一步產生將數據寫入所述第三存儲器區域中的電壓。
2.根據權利要求1所述的存儲器系統,其進一步包括地址計數器,所述地址計數器每當存取所述第一存儲器單元區域時計數地址,
其中所述ECC電路相對于所述第一存儲器區域執行錯誤檢查直到存儲于所述地址計數器中的所述地址達到第一地址為止。
3.根據權利要求1所述的存儲器系統,其中所述控制電路確定出現錯誤的地址是否與存儲于所述控制電路中的地址相同,且如果出現所述錯誤的地址與存儲于所述控制電路中的所述地址相同,那么存儲所述地址。
4.根據權利要求1所述的存儲器系統,其中如果成功校正所述第一存儲器單元中的所述錯誤的次數還未達到所述第一值,那么所述控制電路將經校正數據寫入出現所述錯誤的所述地址中,且如果成功校正所述第一存儲器單元中的所述錯誤的所述次數已達到所述第一值,那么所述控制電路將所述經校正數據寫入所述第二存儲器單元中。
5.根據權利要求1所述的存儲器系統,其中所述第三存儲器區域是非易失性區域。
6.根據權利要求1所述的存儲器系統,其中所述第三存儲器區域是通過金屬或半導體形成。
7.根據權利要求1所述的存儲器系統,其中所述第二存儲器區域是冗余區域且可根據所述第一信息存取。
8.根據權利要求1所述的存儲器系統,其中所述第一存儲器單元及所述第二存儲器單元包含能夠存儲數據的電阻變化元件。
9.根據權利要求1所述的存儲器系統,其中所述第一存儲器區域及所述第二存儲器區域是由磁阻性隨機存取存儲器MRAM、鐵電性隨機存取存儲器FeRaM、相變隨機存取存儲器PCRAM或電阻性隨機存取存儲器ReRaM中的一個制成。
10.根據權利要求1所述的存儲器系統,其中
所述第一存儲器區域及所述第二存儲器區域是DRAM。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東芝存儲器株式會社,未經東芝存儲器株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201580077296.X/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:程序信息生成系統、方法以及程序
- 下一篇:自適應芯片和配置方法





