[發(fā)明專(zhuān)利]信息處理裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201580074479.6
• 申請(qǐng)日: 2015-02-25
• 公開(kāi)（公告）號(hào): CN107241913B
• 公開(kāi)（公告）日: 2020-06-19
• 發(fā)明（設(shè)計(jì)）人: 森下賢志;岡田光弘;鈴木彬史;野村鎮(zhèn)平
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社日立制作所
• 主分類(lèi)號(hào): G06F13/10
• 分類(lèi)號(hào): G06F13/10;G06F3/06;G06F9/50;G06F13/00;G06F13/12;G06F13/14
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 陳偉;王娟娟

一種信息處理裝置，具有處理器和存儲(chǔ)器、且包括1個(gè)以上的加速器和1個(gè)以上的存儲(chǔ)設(shè)備，所述信息處理裝置具有將所述處理器與所述加速器和所述存儲(chǔ)設(shè)備連接的一個(gè)網(wǎng)絡(luò)，所述存儲(chǔ)設(shè)備具有從所述處理器接受初始化的命令的初始設(shè)定接口和發(fā)行I/O指令的I/O發(fā)行接口，所述處理器對(duì)所述加速器通知所述初始設(shè)定接口的地址或者所述I/O發(fā)行接口的地址。

技術(shù)領(lǐng)域

本發(fā)明涉及處理I/O指令的信息處理裝置。

背景技術(shù)

近年來(lái)，以靈活用于商業(yè)為目的，高速解析大量的數(shù)據(jù)的技術(shù)受到矚目。一般而言，服務(wù)器的主處理器(以下稱(chēng)為處理器)從HDD (Hard disk drive：硬盤(pán)驅(qū)動(dòng)器)等存儲(chǔ)設(shè)備讀出數(shù)據(jù)并進(jìn)行數(shù)據(jù)的解析和運(yùn)算。

作為存儲(chǔ)設(shè)備，正在普及與HDD相比能夠高速地進(jìn)行訪問(wèn)的、以閃存為存儲(chǔ)介質(zhì)的SSD(Solid State Drive：固態(tài)驅(qū)動(dòng)器)。進(jìn)而，ReRAM(Resistance Random Access Memory：電阻隨機(jī)存取存儲(chǔ)器) 或PCM(Phase Change Memory：相變存儲(chǔ)器)等與閃存相比能夠高速地訪問(wèn)的半導(dǎo)體存儲(chǔ)介質(zhì)的實(shí)用化正在推進(jìn)。

由于這樣的存儲(chǔ)設(shè)備的出現(xiàn)，高速地讀出大量數(shù)據(jù)成為可能。但是，處理器的處理負(fù)荷高、與處理器連接的總線的帶寬成為瓶頸而導(dǎo)致數(shù)據(jù)傳送需要花費(fèi)時(shí)間，因此無(wú)法有效利用高速的存儲(chǔ)設(shè)備的性能，作為信息處理裝置無(wú)法高速化。

現(xiàn)有技術(shù)中，已知有通過(guò)在信息處理裝置中添加具有運(yùn)算功能的裝置(以下稱(chēng)為加速器)，使原本處理器執(zhí)行的處理的一部分分散于該加速器的技術(shù)。例如，存在如下所述的技術(shù)：在具有處理器的服務(wù)器中添加GPU(Graphics Processing Unit：圖形處理單元)作為加速器，由GPU對(duì)處理器執(zhí)行的程序處理的一部分進(jìn)行處理，由此實(shí)現(xiàn)處理速度的提高。

該技術(shù)是數(shù)據(jù)傳送較多的技術(shù)，即，處理器從存儲(chǔ)設(shè)備將處理對(duì)象數(shù)據(jù)傳送到與處理器連接的系統(tǒng)存儲(chǔ)器，進(jìn)而處理器從系統(tǒng)存儲(chǔ)器對(duì)加速器傳送數(shù)據(jù)，由此GPU能夠處理數(shù)據(jù)。特別是因?yàn)閿?shù)據(jù)在與處理器連接的總線往復(fù)，所以該總線的帶寬成為性能提高的瓶頸。

專(zhuān)利文獻(xiàn)1中記載有一種信息處理裝置，其目的在于，為了消除該數(shù)據(jù)傳送瓶頸，加速器和存儲(chǔ)設(shè)備不經(jīng)由處理器而直接通信，由此進(jìn)一步提高處理速度。

專(zhuān)利文獻(xiàn)1的技術(shù)中，在具有處理器和系統(tǒng)存儲(chǔ)器的信息處理裝置連接基板，GPU與非易失性存儲(chǔ)器陣列成一對(duì)地搭載于該基板上，在GPU與非易失性存儲(chǔ)器陣列間直接進(jìn)行數(shù)據(jù)傳送。由于非易失性存儲(chǔ)器陣列的數(shù)據(jù)被傳送到GPU，僅該GPU的處理結(jié)果被傳送到與處理器連接的總線，所以能夠消除總線的帶寬因向系統(tǒng)存儲(chǔ)器的訪問(wèn)而被壓迫的情況。

現(xiàn)有技術(shù)文獻(xiàn)

專(zhuān)利文獻(xiàn)

專(zhuān)利文獻(xiàn)1：美國(guó)專(zhuān)利申請(qǐng)公開(kāi)第2014/129753號(hào)說(shuō)明書(shū)

發(fā)明內(nèi)容

發(fā)明要解決的課題

專(zhuān)利文獻(xiàn)1中關(guān)于在信息處理裝置的初始化時(shí)GPU如何確定成為訪問(wèn)目的地的非易失性存儲(chǔ)器陣列則沒(méi)有記載。存在如下課題：若作為PCI－Express(以下稱(chēng)為PCle)的末端而連接有存儲(chǔ)設(shè)備和加速器，則加速器無(wú)法確定成為訪問(wèn)目的地的存儲(chǔ)設(shè)備的指令接口的地址。還存在如下課題：若加速器無(wú)法確定存儲(chǔ)設(shè)備的指令接口的地址，則根本就無(wú)法訪問(wèn)存儲(chǔ)設(shè)備來(lái)讀出數(shù)據(jù)并執(zhí)行處理器的一部分處理。

因此，本發(fā)明的目的是提供一種信息處理裝置，加速器確定出存儲(chǔ)設(shè)備后加速器從存儲(chǔ)設(shè)備讀出數(shù)據(jù)，并且加速器執(zhí)行處理器的一部分處理。

用于解決課題的手段