[發(fā)明專利]信息處理裝置

有效

• 申請?zhí)枺?/td>: 201580074479.6
• 申請日: 2015-02-25
• 公開（公告）號: CN107241913B
• 公開（公告）日: 2020-06-19
• 發(fā)明（設(shè)計）人: 森下賢志;岡田光弘;鈴木彬史;野村鎮(zhèn)平
• 申請（專利權(quán)）人: 株式會社日立制作所
• 主分類號: G06F13/10
• 分類號: G06F13/10;G06F3/06;G06F9/50;G06F13/00;G06F13/12;G06F13/14
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 陳偉;王娟娟

1.一種信息處理裝置，其具有處理器和存儲器，并且包括1個以上的加速器和1個以上的存儲設(shè)備，所述信息處理裝置的特征在于：

所述信息處理裝置具有將所述處理器與所述加速器及所述存儲設(shè)備連接的一個網(wǎng)絡(luò)，

所述存儲設(shè)備具有接受I/O指令的I/O接受接口，

所述處理器收集與所述網(wǎng)絡(luò)連接的1個以上的存儲設(shè)備和1個以上的加速器的信息，并作為網(wǎng)絡(luò)的構(gòu)成信息而保存到所述存儲器中，

所述處理器基于所述網(wǎng)絡(luò)的構(gòu)成信息導(dǎo)出滿足規(guī)定的條件的存儲設(shè)備和加速器的分配，

所述處理器基于該導(dǎo)出的分配對所述加速器通知所述存儲設(shè)備的初始設(shè)定接口的地址或者所述存儲設(shè)備的I/O接受接口的地址。

2.如權(quán)利要求1所述的信息處理裝置，其特征在于：

所述I/O接受接口具有：接受來自所述處理器的I/O指令的第一I/O接受接口；和分別接受來自所述1個以上的加速器的I/O指令的1個以上的第二I/O接受接口，

所述存儲設(shè)備能夠從所述處理器和加速器分別獨立地接受所述I/O指令。

3.如權(quán)利要求1所述的信息處理裝置，其特征在于：

所述處理器向所述加速器發(fā)行對保存在所述存儲設(shè)備中的數(shù)據(jù)進行處理的數(shù)據(jù)處理指令，

接收到所述數(shù)據(jù)處理指令的加速器從所述存儲設(shè)備讀入數(shù)據(jù)，并執(zhí)行由所述數(shù)據(jù)處理指令指定的處理，

所述加速器將所述處理的結(jié)果保存在所述處理器能夠訪問的所述存儲器中。

4.如權(quán)利要求1所述的信息處理裝置，其特征在于：

在所述存儲設(shè)備產(chǎn)生了故障時，所述處理器檢測所述故障，并對所述加速器通知所述存儲設(shè)備的故障。

5.如權(quán)利要求1所述的信息處理裝置，其特征在于：

在所述存儲設(shè)備產(chǎn)生了故障時，所述加速器檢測所述故障，并對所述處理器通知所述存儲設(shè)備的故障。

6.如權(quán)利要求1所述的信息處理裝置，其特征在于：

在所述加速器產(chǎn)生了故障時，所述處理器檢測所述故障，并由該處理器接手所述加速器的處理。

7.如權(quán)利要求1所述的信息處理裝置，其特征在于：

所述加速器具有第一加速器和第二加速器，

在所述第一加速器產(chǎn)生了故障時，所述處理器檢測所述故障，對被分配了所述第一加速器的所述存儲設(shè)備分配所述第二加速器，將所述存儲設(shè)備的初始設(shè)定接口的地址或者所述存儲設(shè)備的I/O接受接口的地址通知給新分配的所述第二加速器。

8.如權(quán)利要求1所述的信息處理裝置，其特征在于：

所述處理器收集與所述網(wǎng)絡(luò)連接的1個以上的存儲設(shè)備和1個以上的加速器的信息，并作為網(wǎng)絡(luò)的構(gòu)成信息而保存到所述存儲器中，

所述處理器在所述網(wǎng)絡(luò)追加了新的存儲設(shè)備或者新的加速器時，基于所述網(wǎng)絡(luò)的構(gòu)成信息，導(dǎo)出滿足規(guī)定的條件的存儲設(shè)備和加速器的分配，

所述處理器基于該導(dǎo)出的新的分配，改變所述新的存儲設(shè)備或者所述新的加速器的分配。