[發(fā)明專利]具有捆扎式觸點(diǎn)的FinFET SRAM有效
| 申請(qǐng)?zhí)枺?/td> | 201580065137.8 | 申請(qǐng)日： | 2015-11-11 |
| 公開(kāi)（公告）號(hào)： | CN107004680B | 公開(kāi)（公告）日： | 2021-03-30 |
| 發(fā)明（設(shè)計(jì)）人： | H·楊;N·N·莫江德;S·S·宋 | 申請(qǐng)（專利權(quán)）人： | 高通股份有限公司 |
| 主分類號(hào)： | H01L27/02 | 分類號(hào)： | H01L27/02;H01L27/11;H01L29/417 |
| 代理公司： | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人： | 周敏;陳煒 |
| 地址： | 美國(guó)加利*** | 國(guó)省代碼： | 暫無(wú)信息 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 捆扎 觸點(diǎn) finfet sram | ||
1.一種用于半導(dǎo)體器件的裝置，包括：
第一晶體管的第一鰭；
第二晶體管的第二鰭；
耦合至所述第一鰭的第一觸點(diǎn)；
耦合至所述第二鰭的第二觸點(diǎn)；以及
耦合至所述第一觸點(diǎn)并耦合至所述第二觸點(diǎn)的捆扎式觸點(diǎn)，其中所述捆扎式觸點(diǎn)位于層間電介質(zhì)中的溝槽中，并且其中所述捆扎式觸點(diǎn)中與所述第一觸點(diǎn)和所述第二觸點(diǎn)接觸的第一表面是平坦的表面。
2.如權(quán)利要求1所述的裝置，其中所述第一晶體管和所述第二晶體管是使用小于16納米(nm)的半導(dǎo)體制造工藝來(lái)制造的。
3.如權(quán)利要求2所述的裝置，其中所述半導(dǎo)體制造工藝是10nm工藝。
4.如權(quán)利要求2所述的裝置，其中所述半導(dǎo)體制造工藝是7nm工藝。
5.如權(quán)利要求1所述的裝置，其中所述第一晶體管和所述第二晶體管被包括在邏輯電路中。
6.如權(quán)利要求5所述的裝置，其中所述邏輯電路包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)位單元。
7.如權(quán)利要求1所述的裝置，其中所述第一鰭和所述第二鰭包括硅。
8.如權(quán)利要求1所述的裝置，其中所述第一觸點(diǎn)、所述第二觸點(diǎn)、以及所述捆扎式觸點(diǎn)包括鎢、銅、硅化物、或任何其他金屬。
9.如權(quán)利要求1所述的裝置，其中所述第一晶體管和所述第二晶體管被集成到至少一個(gè)半導(dǎo)體器件中。
10.如權(quán)利要求1所述的裝置，進(jìn)一步包括其中集成了所述第一晶體管和所述第二晶體管的設(shè)備，所述設(shè)備選自包括以下各項(xiàng)的組：娛樂(lè)單元、通信設(shè)備、位置固定數(shù)據(jù)單元、以及計(jì)算機(jī)。
11.如權(quán)利要求1所述的裝置，進(jìn)一步包括其中集成了所述第一晶體管和所述第二晶體管的設(shè)備，所述設(shè)備選自包括以下各項(xiàng)的組：移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、平板設(shè)備、音樂(lè)播放器、視頻播放器、以及導(dǎo)航設(shè)備。
12.一種用于在使用小于16納米(nm)的半導(dǎo)體制造工藝制造的半導(dǎo)體器件中形成觸點(diǎn)的方法，所述方法包括：
圖案化第一光阻材料以將第一圖案施加到硬掩模，所述第一圖案被設(shè)計(jì)成暴露第一晶體管的第一鰭；
圖案化第二光阻材料以將第二圖案施加到所述硬掩模，所述第二圖案被設(shè)計(jì)成暴露第二晶體管的第二鰭；
根據(jù)所述第一圖案將第一溝槽蝕刻穿過(guò)層間電介質(zhì)以暴露所述第一鰭；
根據(jù)所述第二圖案將第二溝槽蝕刻穿過(guò)所述層間電介質(zhì)以暴露所述第二鰭；
將金屬沉積到所述第一溝槽中以形成第一觸點(diǎn)；
將金屬沉積到所述第二溝槽中以形成第二觸點(diǎn)；以及
形成耦合至所述第一觸點(diǎn)并耦合至所述第二觸點(diǎn)的捆扎式觸點(diǎn)，其中形成所述捆扎式觸點(diǎn)包括：
圖案化掩模以將第三溝槽蝕刻穿過(guò)所述層間電介質(zhì)至所述第一觸點(diǎn)并至所述第二觸點(diǎn)；以及
將金屬沉積到所述第三溝槽中以形成所述捆扎式觸點(diǎn)，其中所述捆扎式觸點(diǎn)中與所述第一觸點(diǎn)和所述第二觸點(diǎn)接觸的第一表面是平坦的表面。
13.如權(quán)利要求12所述的方法，其中所述半導(dǎo)體制造工藝是10nm工藝。
14.如權(quán)利要求12所述的方法，其中所述半導(dǎo)體制造工藝是7nm工藝。
15.如權(quán)利要求12所述的方法，進(jìn)一步包括，在形成所述捆扎式觸點(diǎn)之前執(zhí)行平坦化工藝以平滑所述第一觸點(diǎn)和所述第二觸點(diǎn)。
16.如權(quán)利要求12所述的方法，其中所述第一晶體管和所述第二晶體管被包括在邏輯電路中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于高通股份有限公司，未經(jīng)高通股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201580065137.8/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L27-00 由在一個(gè)共用襯底內(nèi)或其上形成的多個(gè)半導(dǎo)體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無(wú)源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導(dǎo)體組件并且至少有一個(gè)電位躍變勢(shì)壘或者表面勢(shì)壘的；包括至少有一個(gè)躍變勢(shì)壘或者表面勢(shì)壘的無(wú)源集成電路單元的
H01L27-14 . 包括有對(duì)紅外輻射、光、較短波長(zhǎng)的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉(zhuǎn)換為電能的，或適用于通過(guò)這樣的輻射控制電能的半導(dǎo)體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個(gè)電位躍變勢(shì)壘或者表面勢(shì)壘的半導(dǎo)體組件
H01L27-16 .包括含有或不含有不同材料結(jié)點(diǎn)的熱電元件的；包括有熱磁組件的
