[發明專利]用于執行檢查以優化指令流的裝置和方法

有效

• 申請號: 201580063586.9
• 申請日: 2015-11-23
• 公開（公告）號: CN107003840B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: J·考博爾;R·N·哈內克;W·E·費格森;T·巴拉密;A·A·特維特;D·R·布拉德福德;M·費瑞;J·張
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

用于對數學指令的輸入執行檢查和選擇有效地管理處理器的架構狀態的默認序列的裝置和方法。例如，處理器的一個實施例包括：算術邏輯單元(ALU)，用于執行使用一個或多個源操作數的多個數學指令；指令檢查邏輯，用于評估當前數學指令的源操作數，并且用于基于評估來確定是執行包括由ALU執行當前數學指令的默認序列的操作，還是跳轉到比默認序列的操作更有效的適于為具有特定類型的源操作數的數學指令提供結果的替代序列的操作。

背景

技術領域

本發明總體涉及計算機處理器領域。更具體地說，本發明涉及用于執行檢查以優化指令流的方法和裝置。

相關技術描述

指令集，或指令集架構(ISA)是涉及編程的計算機架構的一部分，并包括原生數據類型、指令、寄存器架構、尋址模式、存儲器架構、中斷和異常處理、以及外部輸入和輸出(I/O)。應該注意，術語“指令”在本文中一般是指宏指令——即，提供給處理器供執行的指令——而不是作為由處理器的解碼器解碼宏指令產生的結果的微指令或微操作。微指令或微操作可以配置為指示處理器上的執行單元執行操作以實現與宏指令相關聯的邏輯。

ISA與微架構不同，微架構是用于實現指令集的處理器設計技術的集合。具有不同的微架構的處理器可共享共同的指令集。例如，奔騰四(Pentium 4)處理器、酷睿(Core^TM)處理器、以及來自加利福尼亞州桑尼威爾(Sunnyvale)的超微半導體有限公司(Advanced Micro Devices,Inc.)的多個處理器執行幾乎相同版本的x86指令集(在更新的版本中加入了一些擴展)，但具有不同的內部設計。例如，ISA的相同寄存器架構在不同的微架構中可使用已知的技術以不同方法來實現，包括專用物理寄存器、使用寄存器重命名機制(諸如，使用寄存器別名表(RAT)、重排序緩沖器(ROB)、以及引退寄存器堆)的一個或多個動態分配物理寄存器。除非另作說明，否則短語“寄存器架構”、“寄存器堆”和“寄存器”在本文中用于指代對軟件/編程者以及對指令指定寄存器的方式可見的寄存器架構、寄存器堆和寄存器。在需要區分的情況下，形容詞“邏輯的”、“架構的”，或“軟件可見的”將用于指示寄存器架構中的寄存器/寄存器堆，而不同的形容詞將用于指定給定微型架構中的寄存器(例如，物理寄存器、重排序緩沖器、引退寄存器、寄存器池)。

指令集包括一個或多個指令格式。給定指令格式定義各個字段(位的數量、位的位置)以指定要執行的操作以及對其要執行該操作的操作數等。通過指令模板(或子格式)的定義來進一步分解一些指令格式。例如，可將給定指令格式的指令模板定義為具有指令格式的字段的不同子集(所包括的字段通常按相同的順序，但是至少一些字段具有不同的位的位置，因為有較少的字段被包括)和/或定義為具有以不同的方式來解釋的給定字段。使用給定的指令格式(并且如果經定義，則以該指令格式的一個給定的指令模板)來表達給定的指令，并且該給定的指令指定操作和操作數。指令流是具體的指令序列，其中，序列中的每條指令是按照指令格式(并且如果經定義，按照該指令格式的指令模板中的一個給定的指令模板)的指令的發生。

附圖說明

結合以下附圖，從以下具體實施方式中可獲得對本發明更好的理解，其中：

圖1A和1B是示出根據本發明的實施例的通用向量友好指令格式及其指令模板的框圖；

圖2A-D是示出根據本發明的實施例的示例性專用向量友好指令格式的框圖；

圖3是根據本發明的一個實施例的寄存器架構的框圖；以及

圖4A是示出根據本發明的實施例的示例性有序取出、解碼、引退流水線以及示例性寄存器重命名的亂序發布/執行流水線兩者的框圖；

圖4B是示出根據本發明的實施例的要包括在處理器中的有序取出、解碼、引退核的示例性實施例和示例性的寄存器重命名的亂序發布/執行架構核的框圖；

圖5A是單個處理器核以及它與管芯上互連網絡的連接的框圖；